INTRODUZIONE ALL'

ELETTRONICA ANALOGICA DIGITALE

Giosuè Aiello

versione 1.0

Università di Pisa
anno 2025–2026

Licensed under Creative Commons Attribution-NonCommercial 4.0 International.
To view a copy of this license, visit https://creativecommons.org/licenses/by-nc/4.0/.

Indice

I Elettronica Analogica **7**

1 Richiami di Teoria dei Circuiti **8**
1.1 Leggi di Kirchhoff . . . 8
1.2 Componenti e Connessioni . . . 9
1.3 Teoremi delle Reti Lineari . . . 9
1.4 Esercitazione . . . 11

2 Modelli dei Componenti e Quadripoli **17**
2.1 Relazioni Tensione-Corrente e Modelli . . . 17
2.2 Quadripoli o Doppi Bipoli . . . 19

3 Transistor BJT (Bipolar Junction Transistor) **30**
3.1 Amplificatore di Tensione a Emettitore Comune . . . 30
3.2 Configurazioni del BJT . . . 32
3.3 Breve Recap degli Amplificatori . . . 35
3.4 Amplificatore di Tensione ad Emettitore Comune a Piccolo Segnale . . . 37
3.4.1 Guadagno senza degenerazione d'emettitore . . . 37
3.4.2 Guadagno con resistenza di degenerazione R_E . . . 37
3.4.3 Configurazione a collettore comune (buffer) . . . 38
3.4.4 Rete di polarizzazione e punto di riposo . . . 39
3.4.5 Comportamento alle alte frequenze ed effetto Miller . . . 40
3.4.6 Configurazione Darlington . . . 42
3.4.7 Stadio push-pull (simmetria complementare) . . . 43
3.4.8 Amplificatore differenziale a BJT . . . 44

4 Amplificatori Operazionali e Retroazione **47**
4.1 Introduzione agli Op-Amp . . . 47
4.2 Configurazioni Fondamentali . . . 49
4.2.1 Amplificatore Invertente . . . 49
4.2.2 Amplificatore Non Invertente . . . 50
4.3 Principio del Corto Circuito Virtuale . . . 51
4.3.1 Esempio: Amplificatore Invertente (Modello di Miller) . . . 52
4.3.2 Applicazioni del CCV . . . 53
4.4 Filtri attivi e circuiti lineari . . . 55
4.5 Caratteristiche reali degli Op-Amp . . . 58
4.6 Altri amplificatori con Op-Amp . . . 60
4.7 Teoria della Retroazione (Feedback) . . . 62
4.8 Applicazione ai circuiti con l'Op-Amp . . . 64

5 Trasformata di Laplace e Diagrammi di Bode 69
5.1 La Trasformata di Laplace . . . 69
5.1.1 Definizione e semipiano di convergenza . . . 69
5.1.2 Proprietà fondamentali . . . 70
5.1.3 Trasformate notevoli . . . 71
5.1.4 Applicazione: risoluzione di un circuito RC . . . 71
5.2 Impedenze Generalizzate e Funzione di Trasferimento . . . 72
5.2.1 Impedenze nel dominio di Laplace . . . 72
5.2.2 Funzione di trasferimento . . . 72
5.3 Diagrammi di Bode . . . 73
5.3.1 Costruzione dei diagrammi asintotici . . . 73
5.3.2 Esempi di diagrammi di Bode . . . 74

6 Applicazioni non lineari degli Op-Amp 77
6.1 Comparatori . . . 77
6.1.1 Trigger di Schmitt non invertente . . . 77
6.1.2 Trigger di Schmitt invertente . . . 78
6.2 Generatori di onde . . . 79
6.2.1 Multivibratore astabile . . . 80
6.2.2 Circuito con integratore di Miller (a due operazionali) . . . 81

7 Stabilità e Criterio di Nyquist 84
7.1 Criteri di stabilità di un amplificatore . . . 84
7.1.1 1. Risposta alla perturbazione / rumore in assenza di segnale ($X_S = 0$) . . . 84
7.1.2 2. Risposta all'impulso (δ di Dirac) . . . 85
7.1.3 Analisi dei poli e condizione di stabilità nel dominio di Laplace . . . 85
7.2 Stabilità negli amplificatori reazionati e risposta in frequenza . . . 86
7.2.1 Esistenza della risposta in frequenza e legame con Fourier . . . 86
7.2.2 Diagrammi di Bode di ampiezza e di fase . . . 87
7.2.3 Esempi canonici: Filtri Passa-basso, Passa-alto e Passa-banda . . . 88
7.2.4 Esempio: Circuito sfasatore variabile (Filtro passa-tutto / All-Pass) . . . 90
7.3 Criterio di Stabilità di Nyquist . . . 91
7.3.1 Teorema dell'Argomento (Indicatore Logaritmico) . . . 91
7.3.2 Applicazione del Teorema alla Funzione di Trasferimento . . . 93
7.4 Condizione di Barkhausen e Auto-oscillatori . . . 95
7.4.1 Condizione di Barkhausen . . . 95
7.4.2 Stabilità degli amplificatori . . . 95
7.4.3 Esempio: Oscillatore a Sfasamento . . . 96
7.4.4 Esempio: Oscillatore a ponte di Wien . . . 97

8 Esercitazioni in vista dell'esame 99
8.1 Filtri attivi a retroazione multipla . . . 99
8.1.1 Filtro Passa Banda . . . 99
8.1.2 Filtro Notch (Elimina banda) . . . 101
8.2 Filtro attivo generico del 2° ordine . . . 102
8.3 Filtri VCVS (Sallen-Key) . . . 103
8.3.1 Topologia Generale . . . 103
8.3.2 Esempio: Filtro Passa Basso Sallen-Key . . . 103
8.3.3 Realizzazione di un Notch tramite Sfasatore . . . 104
8.4 Giratori e Induttanze Sintetiche . . . 105
8.4.1 Il Giratore di Antoniou . . . 105

II Elettronica Digitale 108

9 Segnali, algebra di Boole e reti logiche 109
9.1 Segnali analogici e digitali . . . 109
9.2 Algebra di Boole . . . 109
9.2.1 Il concetto di duale . . . 109
9.3 Cenni storici . . . 110
9.4 Reti logiche . . . 110
9.4.1 Funzioni a 1 ingresso . . . 111
9.4.2 Funzioni a 2 ingressi . . . 111
9.4.3 Funzioni a n ingressi . . . 111
9.5 Bit di parità . . . 111
9.6 Esercizio: semplice circuito per abilitare la presa dati . . . 112

10 Realizzazione fisica delle porte logiche 114
10.1 Esercizio: bit di parità a 4 bit . . . 114
10.2 Verifica di una trasmissione tramite parità . . . 115
10.3 Caratteristiche fisiche delle porte logiche . . . 115
10.4 Implementazione delle porte logiche . . . 115
10.4.1 NOT con un singolo transistor . . . 115
10.4.2 NOT in tecnologia TTL . . . 116
10.5 Immunità al rumore . . . 116
10.6 Nomenclatura delle famiglie logiche e fan-out . . . 117
10.6.1 Nomenclatura dei componenti . . . 117
10.6.2 Fan-Out (capacità di pilotaggio) . . . 118

11 Algebra di Boole: assiomi, proprietà e sintesi 119
11.1 Tempi caratteristici delle porte logiche . . . 119
11.2 Assiomi dell'algebra di Boole . . . 119
11.3 Proprietà dell'algebra di Boole . . . 119
11.3.1 Teorema della semplificazione . . . 119
11.3.2 Teorema della moltiplicazione e fattorizzazione . . . 120
11.3.3 Leggi di De Morgan . . . 120
11.4 Porte universali: NAND e NOR . . . 120
11.4.1 NAND come porta universale . . . 120
11.4.2 NOR come porta universale . . . 120
11.5 Dalla tabella di verità al circuito . . . 121
11.5.1 Equivalenza delle due forme canoniche . . . 121
11.5.2 I circuiti che corrispondono alle due forme . . . 122
11.5.3 Mappe di Karnaugh a 3 variabili . . . 122
11.5.4 Esempi di mappe di Karnaugh a 4 variabili . . . 123
11.6 Codifica binaria . . . 124
11.7 Codice BCD . . . 124
11.7.1 Esempio: display a 7 segmenti . . . 124
11.8 Sommatori . . . 125
11.8.1 Semi-sommatore (half adder) . . . 125
11.8.2 Sommatore completo (full adder) . . . 126

12 Sommatori, complemento a 2 e codici **128**
12.1 Esempio: sommatore a 4 bit . . . 128
12.2 Modularità e Design Gerarchico . . . 128
12.3 Sottrattori e numeri negativi . . . 129
12.3.1 Circuito sommatore/sottrattore a 4 bit . . . 130

13 Codice Gray e ASCII **132**
13.1 Codice Gray . . . 132
13.1.1 Circuiti di conversione . . . 133
13.1.2 Esercizi svolti: conversioni passo-passo . . . 133
13.2 Codice ASCII . . . 134

14 Logica sequenziale **137**
14.1 Circuiti combinatori e circuiti sequenziali . . . 137
14.2 Bistabilità e oscillazione . . . 137
14.3 Latch . . . 138
14.3.1 Latch RS con NOR: funzione caratteristica . . . 139
14.3.2 Latch RS con abilitazione (Enable) . . . 140
14.3.3 Latch di tipo D . . . 141
14.3.4 Latch e Flip-Flop: differenza fondamentale . . . 141
14.3.5 Tecnica master-slave . . . 141
14.4 Tecnica trigger-edge . . . 142
14.5 Ingressi sincroni e asincroni . . . 143
14.6 JK Flip-Flop . . . 144
14.6.1 Esempio pratico: il Registro come "filtro anti-glitch" . . . 146

15 Registri a scorrimento e contatori **148**
15.1 Registri a scorrimento . . . 148
15.1.1 Modalità di trasmissione dati . . . 148
15.1.2 Temporizzazione e vincoli . . . 148
15.1.3 Schemi dei registri (PIPO, SISO, SIPO, PISO) . . . 149
15.2 Contatori . . . 149
15.2.1 Contatore asincrono (ripple counter) . . . 150
15.2.2 Contatore sincrono . . . 150
15.2.3 Azzeramento dopo un certo conteggio (contatore modulo-M) . . . 151
15.2.4 Ripple Carry Output (RCO) . . . 152

16 Conteggio, divisori di frequenza e PRFG **153**
16.1 Contatori a 8 bit: cascata di due SN74LS163 . . . 153
16.1.1 Richiamo: i terminali del SN74LS163 . . . 153
16.1.2 Collegamento in cascata . . . 153
16.2 Divisori di frequenza per un numero n . . . 154
16.2.1 Divisore con CLEAR sincrono . . . 155
16.2.2 Divisore con SET sincrono (LOAD) . . . 156
16.3 Contatore ad anello . . . 157
16.4 Contatore ad anello *twisted* (Johnson counter) . . . 157
16.5 Generatori di frequenza pseudo casuali (PRFG) . . . 158

17 Macchine a stati finiti (FSM) 160
17.1 Tipi di architettura FSM: Moore e Mealy . . . 160
17.1.1 Architettura di Moore . . . 160
17.1.2 Architettura di Mealy . . . 161
17.2 Dal diagramma di stato al circuito . . . 161
17.2.1 Stato bloccante . . . 162
17.2.2 Segnale di Enable: percorrere il ciclo nei due versi . . . 163
17.3 Esempio: insegna luminosa . . . 163
17.3.1 Soluzione con Moore . . . 164
17.3.2 Soluzione con Mealy . . . 164
17.4 Esempio: riconoscitore di sequenze . . . 166
17.4.1 Implementazione . . . 167
17.5 Esempio: macchina distributrice del caffè . . . 167

18 Elettronica combinatoria complessa 170
18.1 ROM – Read Only Memory . . . 170
18.1.1 Come è fatta? . . . 170
18.1.2 Esempio: la tastiera . . . 171
18.1.3 Esempio: la ROM di un semaforo . . . 172
18.2 PLA – Programmable Logic Array . . . 173
18.3 Multiplexer e demultiplexer . . . 173
18.3.1 Multiplexer (MUX) . . . 173
18.3.2 Demultiplexer (DEMUX) . . . 174
18.4 Universal Shift Register (USR) . . . 175
18.4.1 La cella elementare . . . 175
18.4.2 Implementazione a 4 bit . . . 175
18.4.3 Applicazione: trasmissione seriale Sender–Receiver . . . 176
18.5 Vincoli temporali dell'USR e jitter . . . 176

19 Conversione Digitale–Analogica e Analogica–Digitale 178
19.1 Conversione digitale ↔ analogica . . . 178
19.2 Caratteristiche del DAC . . . 178
19.3 DAC a sommatore . . . 179
19.4 DAC R-2R Ladder . . . 180
19.5 Caratteristiche dell'ADC . . . 181

20 Convertitori Analogico-Digitali (ADC) 184
20.1 ADC a gradinata . . . 184
20.2 ADC ad approssimazioni successive (SAR) . . . 185
20.3 Flash ADC . . . 186
20.4 Osservazioni generali . . . 186
20.5 ADC dell'AD2 . . . 187
20.6 ADC SAR a 3 bit: analisi del circuito . . . 187

Bibliografia 191

Parte I

Elettronica Analogica

Capitolo 1. Richiami di Teoria dei Circuiti

In questa prima parte vengono richiamati alcuni concetti fondamentali per lo studio dell'elettronica analogica, partendo dalle leggi dell'elettromagnetismo fino ad arrivare alla risoluzione di semplici reti elettriche lineari.

1.1 Leggi di Kirchhoff

Le leggi di Kirchhoff sono alla base dell'analisi dei circuiti a parametri concentrati e derivano direttamente dalle equazioni di Maxwell in condizioni quasi-stazionarie.

Legge di Kirchhoff delle maglie (LKT)

> **TEOREMA: Legge delle maglie**
>
> In un circuito chiuso (maglia), la somma algebrica delle cadute di potenziale sui componenti del circuito è nulla.

Questa legge deriva dal fatto che, se il campo elettrico $\vec{E}$ è conservativo lungo il percorso della maglia, la sua circuitazione è nulla: $\oint \vec{E} \cdot \vec{dl} = 0$. Ciò è rigorosamente vero finché la variazione del flusso del campo magnetico nel tempo è nulla ($\partial_t \vec{B} = 0$), ovvero se $\vec{B}$ è nullo o costante. In caso contrario, per la legge di Faraday-Neumann-Lenz, è necessario includere le forze elettromotrici (f.e.m.) indotte:

$$\sum_k \Delta V_k = \mathcal{E}_i = -\sum_j M_{ij} \frac{dI_j}{dt}$$

dove $\mathcal{E}_i$ è la f.e.m. indotta nella maglia i, M_{ij} $(i \neq j)$ rappresenta il coefficiente di mutua induzione fra le maglie i e j e $L_i = M_{ii}$ il coefficiente di autoinduzione. Nei circuiti questo effetto si include inserendo nella maglia gli induttori, con la loro caduta $L\,dI/dt$.

Legge di Kirchhoff dei nodi (LKC)

> **TEOREMA: Legge dei nodi**
>
> La somma algebrica delle correnti confluenti in un nodo è sempre nulla.

Questa legge è una diretta conseguenza del principio di conservazione della carica elettrica ($I = \dot{Q}$). In un circuito, i nodi propri sono quei punti in cui convergono almeno tre rami.

1.2 Componenti e Connessioni

DEFINIZIONE: Trasformatore

È un dispositivo che sfrutta un nucleo ferromagnetico per massimizzare il trasferimento di energia tra due circuiti accoppiati magneticamente. In un trasformatore ideale vale la relazione di accoppiamento perfetto: $|M_{ij}| = \sqrt{L_i L_j}$.

I componenti di un circuito possono essere connessi in due configurazioni fondamentali:

- ▷ **Connessione in serie**: due componenti sono collegati in serie se condividono un unico terminale e non ci sono altre diramazioni (nodi di mezzo). In questo caso sono attraversati dalla medesima corrente.
- ▷ **Connessione in parallelo**: due o più componenti sono collegati in parallelo se i loro terminali sono connessi alle stesse coppie di nodi. In questo caso sono sottoposti alla medesima differenza di potenziale.

Condizioni limite

Nei circuiti si possono presentare due situazioni limite di fondamentale importanza:

- ▷ **Ramo aperto**: Un ramo in cui un terminale è scollegato, impedendo il passaggio di corrente. Può essere schematizzato come un ramo a resistenza infinita ($R = \infty$).
- ▷ **Corto circuito**: Un ramo privo di componenti dissipativi o reattivi (filo ideale), ai cui capi la caduta di potenziale è forzatamente nulla ($\Delta V = 0$). È equivalente a una resistenza nulla ($R = 0$).

Attenzione ai generatori di tensione: I generatori di tensione ideali fissano rigidamente la differenza di potenziale ai loro capi. Se un generatore ideale venisse cortocircuitato ($R = 0$), la corrente tenderebbe all'infinito ($I = V_S/0 \to \infty$). Nella realtà, ogni generatore possiede una propria *resistenza interna* (spesso inserita per protezione) $r_{int} > 0$; pertanto, in caso di corto circuito, si ottiene la massima corrente erogabile dal dispositivo: $I_{max} = \frac{V_S}{r_{int}} < \infty$. Spesso il valore di I_{max} è riportato nelle specifiche del costruttore. Operativamente, la tensione a vuoto V_S si misura con un voltmetro ideale (a resistenza infinita) posto in parallelo a circuito aperto, mentre la corrente di corto circuito I_{max} si misurerebbe teoricamente con un amperometro ideale ($r_A \simeq 0$) inserito in serie.

Attenzione ai generatori di corrente: Analogamente, un generatore di corrente ideale in un circuito aperto ($R = \infty$) richiederebbe una tensione infinita, portando teoricamente alla rottura del componente. Nella realtà, un generatore di corrente reale presenta anch'esso una resistenza interna r_{int} in parallelo. La massima differenza di potenziale ottenibile ai suoi capi a vuoto è pertanto limitata a $V_{max} = r_{int} I_S < \infty$.

1.3 Teoremi delle Reti Lineari

Una **rete lineare** è un circuito elettrico costituito unicamente da componenti lineari e generatori indipendenti. Per tali reti si applicano due fondamentali teoremi di semplificazione.

Teorema di Thévenin

Ogni rete lineare vista da due terminali è equivalente a un generatore di tensione reale, costituito da un generatore di tensione ideale V_{th} in serie a una resistenza (o impedenza) R_{th}.

- ▷ V_{th} corrisponde alla tensione misurata ai morsetti a circuito aperto (tensione a vuoto).

▷ R_{th} è l'impedenza equivalente vista dai terminali quando si *passivano* tutti i generatori indipendenti all'interno della rete (sostituendo i generatori di tensione con corto circuiti e quelli di corrente con circuiti aperti).

Teorema di Norton

Analogamente, ogni rete lineare vista da due terminali è equivalente a un generatore di corrente reale, formato da un generatore di corrente ideale I_N in parallelo a un'impedenza R_N.

▷ I_N corrisponde alla corrente misurata mettendo in corto circuito i terminali.

▷ R_N coincide con la resistenza di Thévenin R_{th}.

Questi teoremi evidenziano la perfetta equivalenza tra schemi a generatore di tensione e a generatore di corrente nelle reti lineari.

Teorema di Sovrapposizione degli Effetti

In una rete lineare con più generatori indipendenti, la risposta (tensione o corrente) in un qualsiasi ramo è pari alla somma algebrica delle risposte prodotte da ciascun generatore agendo singolarmente, mentre tutti gli altri generatori indipendenti vengono *passivati* (sostituendo i generatori di tensione con cortocircuiti e i generatori di corrente con circuiti aperti).

$$I_k = I_k^{(1)} + I_k^{(2)} + \cdots + I_k^{(n)}$$

dove $I_k^{(i)}$ è il contributo al ramo k dovuto esclusivamente al generatore i-esimo.




Figura 1.1: Applicazione del Principio di Sovrapposizione degli Effetti: scomposizione di un circuito con due generatori indipendenti (V_1 e V_2). Ciascun circuito parziale è calcolato passivando l'altro generatore.

Nel caso specifico dell'esempio illustrato, la corrente sul ramo centrale si ottiene come:

$$I_3 = I_3^{(1)} + I_3^{(2)} \quad \text{con} \quad I_3^{(i)} = \frac{\frac{1}{R_3}}{\frac{1}{R_1} + \frac{1}{R_2} + \frac{1}{R_3}} \frac{V_i}{R_i}$$

(il segno di ciascun contributo dipende dal verso del rispettivo generatore). Ogni termine è un partitore di corrente: il generatore V_i con R_i equivale (Norton) a una corrente V_i/R_i, che si ripartisce fra le tre resistenze in parallelo.

Teorema di Millman

Il Teorema di Millman fornisce un metodo rapido per determinare la differenza di potenziale in un circuito **binodale** (cioè un circuito in cui tutti i rami sono collegati in parallelo tra due soli nodi A e B) [3]. La tensione V_{AB} è data dal rapporto tra la somma delle correnti di corto circuito di ogni ramo e la somma delle conduttanze dei rami (calcolate con i generatori passivati):

$$V_{AB} = \frac{\sum_i \frac{V_i}{R_i} + \sum_k I_k}{\sum_j \frac{1}{R_j}} = \frac{\sum I_{cc,i}}{\sum G_i}$$





Figura 1.2: Equivalenza alla base del Teorema di Millman: un ramo contenente un generatore reale di tensione (serie V_S, R_S) è convertibile in un generatore reale di corrente (parallelo I_S, R_S) secondo il Teorema di Norton.

1.4 Esercitazione

Di seguito si presentano alcuni esercizi classici che illustrano l'applicazione delle leggi appena descritte a reti elementari.

Esercizio 1: Partitore di tensione

Consideriamo un circuito composto da un generatore di tensione e due resistenze in serie. L'obiettivo è determinare la tensione V_{out} ai capi della resistenza R_2.



Applicando la legge di Ohm e la legge delle maglie, otteniamo il sistema:

$$\begin{cases} V_0 \cos \omega t = I(R_1 + R_2) \\ V_{out} = I R_2 \end{cases} \quad \Rightarrow \quad V_{out} = \frac{R_2}{R_1 + R_2} V_0 \cos \omega t$$

Nota

Questa relazione definisce il partitore di tensione ed è generalizzabile in regime sinusoidale sostituendo le resistenze con le relative impedenze complesse ($R_i \to Z_i$).


Nel caso generale di N resistenze in serie, il rapporto di partizione definisce la caduta su ogni singola resistenza R_k come frazione della tensione totale V_S:

$$V_k = V_S \frac{R_k}{\sum_i R_i}$$

Se per una specifica resistenza R_j vale $R_j \gg R_i$ per ogni $i \neq j$, allora quasi tutta la caduta di potenziale si concentra su di essa ($V_j \simeq V_S$), approssimando il comportamento di un circuito aperto. Viceversa, se $R_j \ll R_i$, la tensione ai suoi capi risulta trascurabile ($V_j \simeq 0$), simulando un corto circuito.

Esercizio 2: Partitore di corrente

Un generatore di corrente alimenta due resistenze poste in parallelo. Si vuole determinare la corrente I_{out} che scorre attraverso la resistenza R_2.



La differenza di potenziale ΔV è comune a entrambe le resistenze. Utilizzando l'espressione della resistenza equivalente del parallelo:

$$\begin{cases} I_0 \cos \omega t = \Delta V \left(\frac{1}{R_1} + \frac{1}{R_2} \right) = \Delta V \left(\frac{R_1 + R_2}{R_1 R_2} \right) \\ I_{out} = \frac{\Delta V}{R_2} \end{cases} \qquad \Rightarrow \quad R_2 I_{out} = \frac{R_1 R_2}{R_1 + R_2} I_0 \cos \omega t$$

Risolvendo per la corrente nel ramo di interesse, si ricava:

$$I_{out} = \frac{R_1}{R_1 + R_2} I_0 \cos \omega t$$

Generalizzando per N impedenze in parallelo, la corrente sul ramo k-esimo si esprime tramite il rapporto di partizione. Questo rapporto si scrive più facilmente in termini di conduttanze $G_k = 1/R_k$:


$$I_k = I_S \frac{G_k}{\sum_i G_i} \qquad \text{ovvero} \qquad I_k = I_S \frac{R_{eq}}{R_k}$$

Comportamenti limite:

- ▷ Se $R_j \ll R_i$ per ogni $i \neq j$ (ossia $G_j \gg G_i$), la corrente tenderà a fluire interamente nel ramo j-esimo ($I_j \simeq I_S$), comportandosi come un corto circuito.
- ▷ Se $R_j \gg R_i$ per ogni $i \neq j$ (ossia $G_j \ll G_i$), la corrente nel ramo j-esimo diventa trascurabile ($I_j \simeq 0$), simulando un circuito aperto.

Esercizio 3: Circuito RC passa-basso

Si analizzi la risposta di un circuito RC serie sollecitato da un generatore di tensione sinusoidale.



Si definisce la *frequenza di taglio* del circuito il parametro $\omega_T = \frac{1}{RC}$. La corrente nel circuito è legata alla caduta di potenziale sul condensatore tramite la relazione caratteristica $I = C\dot{V}_{out}$. L'equazione di maglia fornisce:

$$V_S = V_{out} + V_R = \frac{1}{C}\int_0^t I(t')dt' + V_{out}(0) + RI \quad \Rightarrow \quad V_S = V_{out} + RC\dot{V}_{out}$$

La soluzione dell'equazione differenziale per $V_{out}(t)$ è data dalla somma dell'integrale generale dell'equazione omogenea associata (V_g) e di una soluzione particolare (V_{part}):

$$V_{out}(t) = V_g(t) + V_{part}(t)$$

Dove:

→ $V_g(t) = A\exp\left(-\frac{t}{RC}\right)$ rappresenta il **transiente**, che si estingue asintoticamente nel tempo.

→ $V_{part}(t)$ rappresenta la risposta **a regime**.

Sfruttando il metodo dei fasori per lo studio a regime, la **funzione di trasferimento** del circuito è:

$$H(\omega) = \frac{\overline{V}_{out}}{\overline{V}_{in}} = \frac{1}{1 + j\frac{\omega}{\omega_T}}$$

A regime, in risposta ad un ingresso sinusoidale, si ha un'uscita ancora sinusoidale modificata in ampiezza e fase. Considerando un segnale di ingresso con pulsazione pari a quella di taglio ($\omega = \omega_T$), si ha $|H(\omega_T)| = \frac{1}{\sqrt{2}}$, cioè un'ampiezza d'uscita $V_{out,0} = V_0/\sqrt{2}$, e uno sfasamento $\varphi = \arg(H(\omega_T)) = -\frac{\pi}{4}$:

$$V_{part}(t) = \frac{V_0}{\sqrt{2}}\cos\left(\omega_T t - \frac{\pi}{4}\right) = \frac{V_0}{2}\left(\cos\omega_T t + \sin\omega_T t\right)$$

Rappresentazioni grafiche della funzione di trasferimento

Per lo studio in frequenza della funzione di trasferimento $H(\omega)$ si impiegano solitamente due tipologie di diagrammi:

▷ **Diagrammi di Bode**: Costituiscono un doppio grafico semilogaritmico (in base 10). Il primo grafico rappresenta il modulo del guadagno espresso in decibel $G(dB) = 20\log_{10}|H(\omega)|$; il secondo mostra l'andamento della fase $\varphi(\omega)$.

▷ **Diagramma di Nyquist**: Rappresentazione sul piano complesso della curva descritta dalla funzione di trasferimento, tracciando la parte immaginaria $\mathrm{Im}(H(\omega))$ in funzione della parte reale $\mathrm{Re}(H(\omega))$. Il criterio di stabilità basato su questo diagramma è trattato in dettaglio nel capitolo 7.

Esercizio 4: Filtro passa-basso reale (Applicazione di Thévenin)

Si consideri un filtro passa-basso RC alimentato da un generatore ε e collegato a una resistenza di carico (load) R_L. Supponiamo che i valori siano $R = 100\,\mathrm{k}\Omega$ e $R_L = 1\,\mathrm{M}\Omega$. In tal caso R_L non è sufficientemente grande per essere approssimata a circuito aperto (l'assunzione $R_L \to \infty$ comporterebbe un errore sistematico del 10%).




Figura 1.3: Esercizio 4: Applicazione del Teorema di Thévenin per semplificare l'analisi di un filtro passa-basso caricato con R_L. L'intero ramo di ingresso viene rimpiazzato dall'equivalente di Thévenin, lasciando isolato il condensatore C.

Per analizzare il circuito con precisione, applichiamo il **Teorema di Thévenin** staccando momentaneamente il condensatore C (la nostra "componente di interesse") e calcolando l'equivalente della rete vista dai suoi morsetti. La tensione a vuoto V_T corrisponde alla caduta su R_L nel partitore formato da R e R_L:

$$V_T = \varepsilon \frac{R_L}{R + R_L}$$

La resistenza equivalente R_T, calcolata spegnendo il generatore ε (sostituito da un corto circuito), risulta essere il parallelo tra R e R_L:

$$R_T = \frac{R \cdot R_L}{R + R_L}$$

Questa procedura ci permette di sostituire l'intera rete a monte del condensatore con il suo equivalente esatto di Thévenin. Una volta effettuata la sostituzione, il problema si riconduce al semplice circuito RC serie visto nell'esercizio precedente, con generatore V_T e resistenza R_T. Ne seguono subito i risultati: l'uscita a bassa frequenza vale $V_T = \frac{R_L}{R+R_L}\varepsilon$ (circa il 91% di ε con i valori dati) e la pulsazione di taglio diventa $\omega_T = \frac{1}{R_T C}$, maggiore di $\frac{1}{RC}$ perché $R_T < R$.

Esercizio 5: Applicazione combinata di Thévenin e Norton

Si consideri una rete complessa per calcolare la corrente I_4 che attraversa una resistenza centrale R_4. La rete a sinistra di R_4 è formata da un generatore V_1 in serie a R_1, con R_3 in parallelo

all'uscita. La rete a destra è composta da un generatore di corrente I_0 in parallelo a una serie V_2, R_2.




Figura 1.4: Circuito dell'Esercizio 5. L'obiettivo è calcolare la corrente I_4 semplificando le reti a sinistra e a destra della resistenza centrale R_4.

Applicando i teoremi di Thévenin e Norton, semplifichiamo i blocchi a destra e a sinistra di R_4.

- ▷ **Blocco sinistro**: Convertendo V_1, R_1 nell'equivalente Norton ($I = V_1/R_1 \parallel R_1$) e ricompattando il parallelo con R_3, si ottiene una resistenza equivalente $R_{eq} = \frac{R_1 R_3}{R_1 + R_3}$. Ritornando a Thévenin, avremo un generatore $V_1' = V_1 \frac{R_{eq}}{R_1}$ in serie a R_{eq}.
- ▷ **Blocco destro**: Convertendo la serie V_2, R_2 nell'equivalente Norton ($I = V_2/R_2 \parallel R_2$) e sommandolo a I_0, si ha una corrente totale. Ritornando a Thévenin, si ottiene un generatore equivalente $V_2' = V_2 + I_0 R_2$ in serie a R_2.

Il circuito si riduce ad una singola maglia serie composta da V_1', R_{eq}, R_4, R_2 e V_2'. La corrente cercata è quindi:

$$I_4 = \frac{V_1' - V_2'}{R_{eq} + R_4 + R_2}$$

Nota

L'aggiunta di una resistenza in parallelo a un generatore di tensione ideale (ΔV) oppure in serie a un generatore di corrente ideale (I) non modifica tensioni e correnti nel resto del circuito: il generatore di tensione continua a imporre la stessa ΔV (cambia solo la corrente che eroga), quello di corrente continua a imporre la stessa I (cambia solo la tensione ai suoi capi).

Riepilogo del Capitolo

IMPORTANTE

Le leggi di Kirchhoff e i teoremi delle reti lineari (**Thévenin**, **Norton**, **Millman**, **Sovrapposizione degli Effetti**) permettono di ridurre qualunque rete resistiva lineare a uno schema equivalente semplice, risolvibile con i partitori di tensione e di corrente.

Nota

Formule fondamentali:

- **LKT/LKC:** $\sum_k \Delta V_k = 0$ lungo ogni maglia; $\sum_k I_k = 0$ in ogni nodo.
- **Equivalente di Thévenin:** rete $\rightarrow$ generatore V_{th} in serie a R_{th} (resistenza vista dai terminali a generatori indipendenti passivati).
- **Equivalente di Norton:** rete $\rightarrow$ generatore I_N in parallelo a $R_N = R_{th}$.
- **Teorema di Millman:** $V_{AB} = \dfrac{\sum_i V_i/R_i + \sum_k I_k}{\sum_j 1/R_j}$.
- **Partitore di tensione/corrente:** $V_k = V_S \dfrac{R_k}{\sum_i R_i}$; $I_k = I_S \dfrac{G_k}{\sum_i G_i}$.

Capitolo 2. Modelli dei Componenti e Quadripoli

2.1 Relazioni Tensione-Corrente e Modelli

Componenti lineari

Le relazioni tensione-corrente per i componenti base sono riassunte nella tabella seguente:





Componente	Relazione Tensione-Corrente	Simbolo Elettrico
Resistenza	$V(t) = R\,I(t)$	
Induttanza	$V(t) = L\frac{dI(t)}{dt}$	
Condensatore	$I(t) = C\frac{dV(t)}{dt}$	
Cortocircuito	$V(t) = 0$	
Circuito aperto	$I(t) = 0$	

Tabella 2.1: Simbologia e relazioni caratteristiche per i componenti lineari ideali bipolari.

Componenti non lineari

Diodi: Un diodo presenta un comportamento asimmetrico. In **Polarizzazione Diretta (PD)**, conduce corrente quando la tensione applicata supera la tensione di soglia ($V_{AK} \geq V_\gamma$). Se la tensione è inferiore alla soglia ($V_{AK} < V_\gamma$) la corrente è trascurabile; in particolare in **Polarizzazione Inversa (PI)**, cioè per $V_{AK} < 0$, scorre solo la piccolissima corrente inversa $-I_0$.




Figura 2.1: Simbolo elettrico del diodo a giunzione PN. La freccia del simbolo indica il verso in cui è consentito il passaggio della corrente (polarizzazione diretta).

Diodo e Giunzioni

Modello di Shockley: L'equazione esatta che descrive la caratteristica tensione-corrente di un diodo è l'equazione di Shockley:

$$I(t) = I_0 \left[\exp\left(\frac{V_{AK}}{\eta V_T} \right) - 1 \right]$$

dove I_0 è la corrente di saturazione inversa, V_{AK} è la differenza di potenziale applicata ai capi del diodo (Anodo - Catodo), $V_T \simeq 26\,\text{mV}$ (a temperatura ambiente $T \simeq 300\,\text{K}$) è la tensione termica, e η è il fattore di idealità ($\eta \simeq 2$ per il silicio, $\eta \simeq 1$ per il germanio).

Retta di carico In un circuito base con un generatore di tensione V_S, una resistenza R e un diodo in serie, il punto di lavoro (o punto di riposo) (V_q, I_q) si ottiene mettendo a sistema l'equazione della retta di carico imposta dal circuito esterno e l'equazione caratteristica del diodo:

$$\begin{cases} V_{AK} = V_S - RI \\ I = I_0 \left[\exp\left(\frac{V_{AK}}{\eta V_T}\right) - 1 \right] \end{cases}$$

L'intersezione di queste due curve definisce il punto di lavoro (Quiescent point) $Q = (V_q, I_q)$.




Figura 2.2: Risoluzione grafica di un circuito non lineare elementare. Il punto di riposo (Quiescent point) Q è individuato dall'intersezione tra l'equazione caratteristica del diodo (curva esponenziale blu) e l'equazione della retta di carico (retta rossa determinata da V_S e R).

Resistenza dinamica (Modello per piccoli segnali)
Quando si studiano i piccoli segnali, dobbiamo **passivare i generatori DC** lasciando accesi solo i generatori AC. Per piccole oscillazioni intorno al punto di lavoro, il diodo può essere *linearizzato*. La corrente totale diventa la sovrapposizione della corrente di riposo e della piccola variazione dovuta al segnale (escursioni di corrente e tensione):

$$I \simeq I_q + \left.\frac{dI}{dV_{AK}}\right|_q (V_{AK} - V_q) \quad \Rightarrow \quad I = I_q + i = I_q + \frac{v_{ak}}{r_d}$$

La grandezza r_d è la **resistenza dinamica** del diodo, calcolata come l'inverso della derivata della caratteristica nel punto di lavoro:

$$r_d = \left(\left.\frac{dI}{dV_{AK}}\right|_q \right)^{-1} = \left(\frac{I_0}{\eta V_T} \exp\left(\frac{V_q}{\eta V_T}\right) \right)^{-1} \simeq \frac{\eta V_T}{I_q}$$

Come si nota, la resistenza dinamica r_d è inversamente proporzionale alla corrente di lavoro I_q: più corrente scorre nel diodo, più la sua resistenza dinamica è piccola.




Figura 2.3: Linearizzazione per piccoli segnali (resistenza dinamica). Nell'intorno del punto di lavoro Q, piccole variazioni di tensione e corrente (v_{ak} e i) consentono di approssimare la curva esponenziale tramite la sua retta tangente, il cui coefficiente angolare è l'inverso della resistenza dinamica r_d.

2.2 Quadripoli o Doppi Bipoli

Un quadripolo è un componente o un circuito visto dall'esterno tramite quattro morsetti, raggruppati in due porte: due morsetti formano la porta d'ingresso e due la porta d'uscita. In ogni porta la corrente che entra da un morsetto esce dall'altro; per convenzione le correnti I_1 e I_2 sono considerate *entranti* nel quadripolo.

Analogamente a quanto visto per il diodo, possiamo descrivere le equazioni del quadripolo sfruttando un'espansione di Taylor (linearizzazione) nell'intorno di un punto di lavoro Q. A seconda di quali variabili (correnti o tensioni) scegliamo come indipendenti, otteniamo diversi modelli matematici e matrici caratteristiche.

2.2.1 Modelli dei Quadripoli

Si ricorda la dualità tra resistenza e conduttanza (e tra impedenza e ammettenza):

$$R\,(\text{resistenza}) \xleftrightarrow{(\cdot)^{-1}} G\,(\text{conduttanza}) \quad ; \quad Z\,(\text{impedenza}) \xleftrightarrow{(\cdot)^{-1}} Y\,(\text{ammettenza})$$

Modello a parametri Y (Ammettenze)

I quadripoli possono essere caratterizzati fissando le tensioni V_1 e V_2 alle due porte. Le correnti sono considerate variabili dipendenti: $I_i = f(V_1, V_2)$.




Figura 2.4: Schema a blocchi descritto mediante i parametri di ammettenza Y. Variabili indipendenti: V_1, V_2.

Linearizzando per piccoli segnali otteniamo:

$$I_i \simeq I_{qi} + \sum_j \left.\frac{\partial I_i}{\partial V_j}\right|_q (V_j - V_{qj}) \quad \Rightarrow \quad i_i = \left.\frac{\partial I_i}{\partial V_1}\right|_q v_1 + \left.\frac{\partial I_i}{\partial V_2}\right|_q v_2 \equiv \sum_j Y_{ij} v_j$$

I parametri della matrice delle ammettenze Y sono definiti come le derivate parziali calcolate nel punto di lavoro:

$$Y_{ij} = \left.\frac{\partial I_i}{\partial V_j}\right|_q$$

Modello a parametri Z (Impedenze)

Questo modello è caratterizzato fissando le correnti I_1 e I_2 alle porte d'ingresso e d'uscita. Le tensioni sono in questo caso le variabili dipendenti: $V_i = f(I_1, I_2)$.




Figura 2.5: Modello a parametri impedenze Z. Variabili indipendenti: I_1, I_2.

Linearizzando per piccoli segnali:

$$V_i \simeq V_{qi} + \sum_j \left.\frac{\partial V_i}{\partial I_j}\right|_q (I_j - I_{qj}) \quad \Rightarrow \quad v_i = \left.\frac{\partial V_i}{\partial I_1}\right|_q i_1 + \left.\frac{\partial V_i}{\partial I_2}\right|_q i_2 \equiv \sum_j Z_{ij} i_j$$

I parametri della matrice delle impedenze Z sono pertanto:

$$Z_{ij} = \left.\frac{\partial V_i}{\partial I_j}\right|_q$$

Nota

Analogamente alle equivalenze di Thevenin-Norton, esistono idealmente casi di singolarità in cui le suddette matrici non risultano invertibili.

Modello a parametri H (Ibrido)

Il modello ibrido si ottiene fissando come variabili indipendenti miste I_1 all'ingresso e V_2 in uscita.




Figura 2.6: Modello a parametri Ibridi H. Variabili indipendenti: I_1, V_2.

Partendo dalle relazioni base in cui $V_1 = f(I_1, V_2)$ e $I_2 = f(I_1, V_2)$, per piccoli segnali si definiscono i parametri h_{ij}:

$$v_1 = \left.\frac{\partial V_1}{\partial I_1}\right|_q i_1 + \left.\frac{\partial V_1}{\partial V_2}\right|_q v_2$$

$$i_2 = \left.\frac{\partial I_2}{\partial I_1}\right|_q i_1 + \left.\frac{\partial I_2}{\partial V_2}\right|_q v_2$$

La matrice H risultante è ibrida, e di conseguenza i suoi coefficienti possiedono dimensioni fisiche eterogenee (es. impedenze, ammettenze, guadagni puri).

Modello a parametri M (Ibrido Inverso)

In modo analogo ma invertito, questo modello fissa come variabili indipendenti V_1 all'ingresso e I_2 in uscita.




Figura 2.7: Modello a parametri Ibridi Inversi M. Variabili indipendenti: V_1, I_2.

Partendo dalle relazioni duali $I_1 = f(V_1, I_2)$ e $V_2 = f(V_1, I_2)$, andiamo a definire i parametri m_{ij}:

$$i_1 = \left.\frac{\partial I_1}{\partial V_1}\right|_q v_1 + \left.\frac{\partial I_1}{\partial I_2}\right|_q i_2$$

$$v_2 = \left.\frac{\partial V_2}{\partial V_1}\right|_q v_1 + \left.\frac{\partial V_2}{\partial I_2}\right|_q i_2$$

La matrice M costituisce la matrice ibrida inversa, condividendo anch'essa l'eterogeneità dimensionale dei coefficienti.

2.2.2 Caratterizzazione sperimentale dei parametri

Come facciamo a misurare e caratterizzare i parametri di questi modelli mediante misure in laboratorio? Si procede annullando di volta in volta una delle variabili indipendenti (creando cortocircuiti o circuiti aperti per i piccoli segnali).

Esempio per i parametri H Per ricavare i quattro parametri della matrice ibrida H, occorre misurare il rapporto tra tensioni e correnti imponendo condizioni specifiche (zero) sulle variabili indipendenti non coinvolte: Per misurare $h_{11} = \left.\frac{v_1}{i_1}\right|_{v_2=0}$ e $h_{21} = \left.\frac{i_2}{i_1}\right|_{v_2=0}$, è necessario annullare la tensione in uscita v_2, operazione che si ottiene ponendo la porta 2 in **cortocircuito** per i piccoli segnali. In modo complementare, per ottenere $h_{12} = \left.\frac{v_1}{v_2}\right|_{i_1=0}$ e $h_{22} = \left.\frac{i_2}{v_2}\right|_{i_1=0}$, bisogna annullare la corrente di ingresso i_1, lasciando la porta 1 a **circuito aperto**.

Estensione agli altri modelli La logica procedurale è identica per le altre rappresentazioni matematiche. Nel caso della matrice delle ammettenze Y, ogni parametro $Y_{ij} = \left.\frac{i_i}{v_j}\right|_{v_{k\neq j}=0}$ si misura spegnendo il generatore in alternata v_k, ponendo quindi la rispettiva porta in cortocircuito. Viceversa, per i parametri di impedenza $Z_{ij} = \left.\frac{v_i}{i_j}\right|_{i_{k\neq j}=0}$, si annulla la corrente i_k mantenendo la porta corrispondente a circuito aperto.

2.2.3 Teorema di Sostituzione

Se in un circuito un bipolo è attraversato dalla corrente I e ha ai capi la tensione V, lo si può sostituire con un generatore di corrente I oppure con un generatore di tensione V senza cambiare le altre grandezze del circuito: le equazioni di maglia e di nodo restano le stesse. In particolare la caduta RI su una resistenza può essere schematizzata con un generatore di tensione dipendente dalla corrente (concetto base per i modelli dei transistor).




Figura 2.8: Equivalenze secondo il Teorema di Sostituzione. Notare l'uso del generatore dipendente (simbolo a rombo).

2.2.4 Rappresentazione a Piccolo Segnale: Modello H

Il modello a parametri ibridi H si rappresenta circuitalmente nel modo seguente:




Figura 2.9: Circuito equivalente a piccolo segnale per il modello a parametri ibridi H.

Come visto in precedenza, le equazioni sono:

$$v_1 = \left.\frac{\partial V_1}{\partial I_1}\right|_q i_1 + \left.\frac{\partial V_1}{\partial V_2}\right|_q v_2 = h_{11} i_1 + h_{12} v_2$$

$$i_2 = \left.\frac{\partial I_2}{\partial I_1}\right|_q i_1 + \left.\frac{\partial I_2}{\partial V_2}\right|_q v_2 = h_{21} i_1 + h_{22} v_2$$

Esempio: Partitore di tensione come quadripolo




Figura 2.10: Partitore di tensione visto come quadripolo.

Calcoliamo i parametri H: Per determinare $h_{11} = Z_1$, si considera il cortocircuito v_2, in modo che i_1 attraversi solamente Z_1 e poi si scarichi a massa nel corto. Il parametro $h_{12} = 1$ viene ottenuto lasciando il circuito aperto alla porta 1: in questa condizione non vi è caduta di tensione

su Z_1 e l'intera tensione ricade su Z_2, per cui $v_1 = v_2$. Imponendo nuovamente il cortocircuito su v_2, deduciamo $h_{21} = -1$: l'intera corrente i_1 esce dalla porta 2 attraverso il corto (in Z_2 non scorre corrente), quindi $i_2 = -i_1$ (ricordando che i_2 è presa entrante). Infine, calcoliamo $h_{22} = \frac{1}{Z_2}$ imponendo un circuito aperto alla porta 1, situazione in cui la corrente i_2 attraversa unicamente l'impedenza Z_2.

2.2.5 Amplificatore di Tensione

Un amplificatore reale pilotato da un generatore reale (V_S, R_S) e chiuso su un carico (R_L).




Figura 2.11: Amplificatore di tensione inserito tra sorgente e carico.

Il guadagno in tensione è $A_V = \frac{V_{out}}{V_S}$. Chiamando $|H| = h_{11}h_{22} - h_{12}h_{21}$ il determinante della matrice H:

Calcolo in condizioni ideali: Se consideriamo $R_L = \infty$ e $R_S = 0$, e sapendo che $V_S = v_1$ e $V_{out} = v_2$, si ottiene $i_2 = 0$. Questo implica che $i_1 = -\frac{h_{22}}{h_{21}}v_2$, e di conseguenza $v_1 = \frac{h_{21}h_{12} - h_{11}h_{22}}{h_{21}}v_2$. Il guadagno in tensione assume quindi la forma:

$$A_V = \frac{v_2}{v_1} = \frac{h_{21}}{h_{21}h_{12} - h_{11}h_{22}} = -\frac{h_{21}}{|H|}$$

Calcolo in condizioni non ideali in uscita: Considerando $R_L < \infty$ e mantenendo $R_S = 0$, possiamo sfruttare l'equivalente di Thevenin (sezione 1.3). La tensione a circuito aperto è $V_T = v_2(\text{aperto}) = -\frac{h_{21}}{|H|}v_1$. La resistenza d'uscita è $R_T = \frac{h_{11}}{|H|}$. La tensione di uscita diventa:

$$V_{out} = \frac{R_L}{R_L + R_T}V_T = -\frac{h_{21}}{|H|}v_1\frac{R_L}{R_L + \frac{h_{11}}{|H|}} = -\frac{h_{21}v_1}{|H| + h_{11}/R_L}$$

Essendo $V_S = v_1$, il guadagno risulta:

$$A_V = \frac{V_{out}}{V_S} = -\frac{h_{21}}{|H| + h_{11}/R_L}$$

Calcolo in condizioni non ideali in ingresso: Infine, analizzando il caso duale con $R_L = \infty$ e $R_S > 0$, vale la relazione $v_1 = V_S - i_1R_S$. Ponendo l'impedenza di ingresso $Z_{in} = \frac{v_1}{i_1}$, ricaviamo:

$$V_S = \left(1 + \frac{R_S}{Z_{in}}\right)v_1 \implies A_V = \frac{v_2}{V_S} = -\frac{h_{21}}{|H| + h_{22}R_S}$$

2.2.6 Amplificatori a Cascata e Filtri

Quando due stadi amplificatori sono collegati in cascata, il guadagno complessivo non è semplicemente il prodotto dei guadagni isolati: occorre tenere conto dell'interazione tra i due stadi

attraverso il **fattore di partizione**, che dipende dall'adattamento d'impedenza tra i blocchi:

$$A_{\text{cas}} = A_1 \cdot A_2 \cdot \underbrace{\frac{Z_{in}^{(2)}}{Z_{in}^{(2)} + Z_{out}^{(1)}}}_{\text{fattore di carico}} \tag{2.1}$$

Qui A_1 e A_2 sono i guadagni a vuoto dei due stadi. Il fattore di carico tende a 1 solo nel caso ideale $Z_{out}^{(1)} \ll Z_{in}^{(2)}$. In tutti gli altri casi riduce il guadagno effettivo. Questo termine è fondamentale nell'analisi del filtro passa-banda.

Filtro Passa-Basso (LP)

La cella RC passa-basso lascia passare le frequenze $\omega \ll \omega_{LP} = 1/(RC)$ e attenua progressivamente quelle superiori. Il condensatore, con impedenza $Z_C = 1/(i\omega C)$ decrescente all'aumentare di ω, devia la corrente verso massa per le alte frequenze.




Figura 2.12: Cella passa-basso passiva (RC). La funzione di trasferimento è $A_{LP} = 1/(1 + i\omega/\omega_{LP})$, con $\omega_{LP} = 1/(RC)$. Al di sopra di ω_{LP} il guadagno cala di $-20\,\text{dB}$/decade.

Le impedenze equivalenti viste dalle porte del quadripolo sono:

$$Z_{in}^{LP} = R + \frac{1}{i\omega C} = \frac{Z_C}{A_{LP}}, \qquad Z_{out}^{LP} = R \parallel \frac{1}{i\omega C} = A_{LP} \cdot R \tag{2.2}$$

Filtro Passa-Alto (HP)

La cella CR passa-alto blocca la componente continua e le basse frequenze $\omega \ll \omega_{HP} = 1/(RC)$. Alle alte frequenze il condensatore si comporta come un cortocircuito e $v_{out} \approx v_{in}$.




Figura 2.13: Cella passa-alto passiva (CR). La funzione di trasferimento è $A_{HP} = (i\omega/\omega_{HP})/(1+ i\omega/\omega_{HP})$, con $\omega_{HP} = 1/(RC)$. Al di sotto di ω_{HP} il modulo segue una retta di pendenza $+20\,\text{dB}$/decade (cioè cala di $20\,\text{dB}$ per ogni decade verso le basse frequenze).

Le impedenze equivalenti sono:

$$Z_{in}^{HP} = R + \frac{1}{i\omega C} = \frac{R}{A_{HP}}, \qquad Z_{out}^{HP} = R \parallel \frac{1}{i\omega C} = A_{HP} \cdot Z_C \tag{2.3}$$

Filtro Passa-Banda (Cascata LP–HP)

Il filtro passa-banda si ottiene collegando in cascata uno stadio passa-basso (Stadio 1) e uno stadio passa-alto (Stadio 2). Lo Stadio 1 taglia le frequenze troppo alte; lo Stadio 2 taglia le frequenze troppo basse. La frequenza di centro-banda è $\bar{\omega} = \sqrt{\omega_{LP}\,\omega_{HP}}$.




Figura 2.14: Filtro passa-banda ottenuto dalla cascata LP–HP. Lo Stadio 1 (tratteggio sinistro) è un passa-basso RC; lo Stadio 2 (tratteggio destro) è un passa-alto CR. I due stadi interagiscono tramite il fattore di partizione $Z_{in}^{(2)}/(Z_{in}^{(2)} + Z_{out}^{(1)})$.

Le matrici ibride H dei due stadi sono:

$$H_1 = \begin{pmatrix} R_1 & 1 \\ -1 & i\omega C_1 \end{pmatrix}, \qquad H_2 = \begin{pmatrix} (i\omega C_2)^{-1} & 1 \\ -1 & R_2^{-1} \end{pmatrix}$$

I guadagni isolati dei due stadi risultano:

$$A_1(\omega) = \frac{1}{1 + i\omega/\omega_{LP}}, \qquad A_2(\omega) = \frac{i\omega/\omega_{HP}}{1 + i\omega/\omega_{HP}}$$

Dalle relazioni matriciali ($Z_{in}Z_{out} = h_{11}/h_{22}$) si ricavano le impedenze:

$$Z_{out}^{(1)} = A_1 R_1, \qquad Z_{in}^{(1)} = \frac{R_1}{1 - A_1} \tag{2.4}$$

$$Z_{in}^{(2)} = \frac{R_2}{A_2}, \qquad Z_{out}^{(2)} = \left(\frac{1}{R_2} + i\omega C_2\right)^{-1} \tag{2.5}$$

Sostituendo nella formula del partitore per la cascata, il guadagno del passa-banda è:

$$A_{BP} = A_1 A_2 \cdot \frac{Z_{in}^{(2)}}{Z_{in}^{(2)} + Z_{out}^{(1)}} = \frac{A_{LP}\,A_{HP}}{1 + \dfrac{R_1}{R_2}\,A_{LP}\,A_{HP}} \tag{2.6}$$

Analisi della Funzione di Trasferimento del Passa-Banda

Per $R_1 = R_2$ la funzione di trasferimento si semplifica:

$$\begin{aligned} T_{BP}(\omega) &= \frac{A_{LP}\,A_{HP}}{1 + A_{LP}\,A_{HP}} \\ &= \frac{1}{2 + \dfrac{\omega_{HP}}{\omega_{LP}} + i\left(\dfrac{\omega}{\omega_{LP}} - \dfrac{\omega_{HP}}{\omega}\right)} \end{aligned} \tag{2.7}$$

La parte reale del denominatore è costante, quindi il modulo $|T_{BP}|$ è massimo quando la parte immaginaria al denominatore si annulla:

$$\frac{\omega}{\omega_{LP}} - \frac{\omega_{HP}}{\omega} = 0 \implies \boxed{\omega = \bar{\omega} = \sqrt{\omega_{LP}\,\omega_{HP}}}$$

In $\bar{\omega}$, la funzione è reale pura e vale $T_{BP}(\bar{\omega}) = \dfrac{1}{2 + \omega_{HP}/\omega_{LP}} \simeq \dfrac{1}{2}$ (per $\omega_{HP} \ll \omega_{LP}$), quindi il segnale non subisce sfasamento. Alle frequenze di taglio ω'_{HP} e ω'_{LP} il guadagno scende a $1/\sqrt{2}$ del massimo ($-3\,\text{dB}$) e lo sfasamento è di $\mp 45°$.




Figura 2.15: Diagramma di Bode del modulo per il filtro passa-banda ($R_1 = R_2$, $\omega_{HP} = 300\,\text{rad/s}$, $\omega_{LP} = 10^4\,\text{rad/s}$). La curva verde ($|A_{LP}|$) attenua le alte frequenze; la curva blu ($|A_{HP}|$) attenua le basse; la curva rossa ($|T_{BP}|$, calcolata tenendo conto del carico del secondo stadio sul primo) raggiunge il massimo $1/(2 + \omega_{HP}/\omega_{LP}) \approx 0{,}49$ alla frequenza di centro-banda $\bar{\omega} \approx 1732\,\text{rad/s}$ (tratto arancione). A causa del carico, il massimo è circa la metà di quello che si avrebbe moltiplicando i due guadagni isolati. La linea punteggiata grigia indica il livello $-3\,\text{dB}$ rispetto al massimo ($|T| = 0{,}49/\sqrt{2}$), che definisce le frequenze di taglio del passa-banda.

Simmetrie del sistema Per quanto riguarda il **modulo (simmetria pari)**, la funzione $|T_{BP}(\omega)|$ risulta pari rispetto a $\bar{\omega}$ quando rappresentata in scala logaritmica. Conseguentemente, le frequenze di taglio ω'_{LP} e ω'_{HP} si collocano in posizioni equidistanti da $\bar{\omega}$ sull'asse logaritmico, cioè $\omega'_{LP}\,\omega'_{HP} = \bar{\omega}^2$. In formule, si ha $T_{BP}(\omega_1) = T^*_{BP}(\omega_2)$ per ogni coppia con $\omega_1\omega_2 = \bar{\omega}^2$ (simmetrica rispetto a $\bar{\omega}$ in scala logaritmica). Riguardo alla **fase (simmetria dispari)**, la funzione $\Delta\varphi_{BP}(\omega)$ è dispari rispetto a $\bar{\omega}$ e assume il valore di $\pm 45°$ in corrispondenza delle frequenze di taglio. Formalmente, $\Delta\varphi(\omega_1) = -\Delta\varphi(\omega_2)$ per frequenze simmetriche.

Frequenze di taglio e larghezza di banda: Imponendo $|T_{BP}(\omega'_i)| = |T_{BP}(\bar{\omega})|/\sqrt{2}$, il denominatore fornisce:

$$\omega^2 - \bar{\omega}^2 = \pm\,\omega\,(2\omega_{LP} + \omega_{HP}) \tag{2.8}$$

$$\omega'_i = \pm\frac{2\omega_{LP} + \omega_{HP}}{2} + \sqrt{\left(\frac{2\omega_{LP} + \omega_{HP}}{2}\right)^2 + \bar{\omega}^2} \tag{2.9}$$

Da cui la **larghezza di banda**:

$$\boxed{\Delta\omega' = \omega'_{LP} - \omega'_{HP} = 2\omega_{LP} + \omega_{HP}} \tag{2.10}$$

2.2.7 Amplificatore di Corrente

Un amplificatore di corrente è pilotato da un generatore di corrente reale (I_S, R_S) e carica l'uscita su R_L. Il guadagno in corrente è $A_i = i_{out}/I_S$.



Figura 2.16: Amplificatore di corrente connesso a un generatore reale (I_S, R_S) e a un carico R_L. La tensione v_1 si misura ai morsetti di ingresso, v_2 a quelli di uscita; i_{out} è la corrente nel carico.

Condizioni ideali Considerando un generatore ideale ($R_S = \infty$) e un carico nullo ($R_L = 0$), il generatore di corrente forza $i_1 = I_S$, mentre il cortocircuito in uscita ($v_2 = 0$) elimina l'effetto del termine $h_{12}v_2$. In tale assetto si ottiene (con $i_{out} = -i_2$ corrente nel carico e Z_{out} misurata a ingresso aperto):

$$Z_{in} = \frac{v_1}{i_1} = h_{11}, \qquad Z_{out} = \frac{v_2}{i_{out}} = \frac{1}{h_{22}}, \qquad A_i = -h_{21} \tag{2.11}$$

Condizioni reali Nel caso più generale ($R_S < \infty$ e $R_L > 0$), il blocco composto dal generatore e dal quadripolo si presenta al carico come un equivalente di Norton avente corrente $i_N = -h_{21}i_1$ e resistenza parallelo $R_N = Z'_{out}$. Da ciò deriva (con $v_2 = -R_L i_2$ imposto dal carico):

$$A'_i = A_i \cdot \frac{R_N}{R_N + R_L}, \qquad R_N = Z'_{out} = \left(h_{22} - \frac{h_{12}h_{21}}{h_{11} + R_S}\right)^{-1} \tag{2.12}$$

$$Z'_{in} = \frac{v_1}{i_1} = h_{11} - \frac{h_{12}h_{21}}{h_{22} + 1/R_L} \tag{2.13}$$

È importante notare che l'impedenza d'ingresso effettiva Z'_{in} viene influenzata direttamente dal carico R_L, e l'impedenza d'uscita Z'_{out} dalla resistenza della sorgente R_S, a causa del termine di retroazione interna $h_{12}h_{21}$. Se $h_{12} = 0$ si ritrovano $Z'_{in} = h_{11}$ e $Z'_{out} = 1/h_{22}$.

Amplificatori a segnali misti. Quando i segnali in ingresso e in uscita possiedono natura fisica differente, si parla di amplificatori misti. Nello specifico, la conversione da tensione a corrente ($V_{in} \to I_{out}$) definisce un amplificatore a **transconduttanza**, il cui guadagno si esprime come $G_m = i_{out}/v_{in}$ misurato in [A/V]. Al contrario, la conversione da corrente a tensione ($I_{in} \to V_{out}$) caratterizza un amplificatore a **transimpedenza**, con guadagno $R_m = v_{out}/i_{in}$ misurato in [V/A].

2.2.8 Circuito Auto-Oscillante con Feedback Positivo

Un oscillatore sinusoidale si realizza chiudendo un amplificatore con una rete di feedback che introduce, alla frequenza di oscillazione, un guadagno di anello unitario e uno sfasamento di π. La rete di feedback più semplice è una catena di n celle RC passa-alto.

Ponendo $x = \omega RC$ (frequenza normalizzata) le formule seguenti usano la variabile ix come fattore adimensionale.




Figura 2.17: Singola cella passa-alto (CR) con $x = \omega RC$. L'uscita v_b è sfasata di quasi $+90°$ rispetto a v_a per $x \ll 1$, e di $0°$ per $x \gg 1$.

Singolo stadio (cella HP)

$$Z_{in,1} = R + \frac{1}{i\omega C} = R\,\frac{1+ix}{ix}, \qquad Z_{out,1} = R \parallel \frac{1}{i\omega C} = R\,\frac{1}{1+ix} \tag{2.14}$$

$$A_1 = \frac{ix}{1+ix}$$

Doppio stadio (cascata a–b) Due celle in cascata, tenendo conto del carico della seconda sul primo:

$$A_2 = A_1^2 \cdot \frac{Z_{in,1}}{Z_{in,1} + Z_{out,1}} = \frac{(ix)^2}{1 - x^2 + 3ix} \tag{2.15}$$

$$Z_{in,2} = R\,\frac{1 + 3ix - x^2}{ix(1+2ix)} \tag{2.16}$$




Figura 2.18: Rete di sfasamento a tre stadi RC ("Phase-Shift Network"). Ciascuna cella (a, b, c) contribuisce uno sfasamento crescente verso $+90°$; il totale raggiunge $\varphi = \pi$ per un unico valore $x_0 = \omega_0 RC$.

Triplo stadio (rete di sfasamento a–b–c)

$$A_3 = A_1 A_2 \frac{Z_{in,2}}{Z_{in,2} + Z_{out,1}} = \frac{(ix)^3}{1 - 6x^2 + i(5x - x^3)}$$

Esiste un'unica frequenza ω_0 per cui lo sfasamento complessivo della rete è $\varphi = \pi$. Affinché l'oscillatore si inneschi, il guadagno dell'amplificatore deve compensare esattamente le perdite introdotte dalla rete, in accordo con la **condizione di Barkhausen** (formalizzata nella sezione 7.4.1):

$$\boxed{\varphi = \pi \implies A_3(x_0) \in \mathbb{R} \implies \operatorname{Im}\big[A_3(x_0)\big] = 0} \tag{2.17}$$

Il numeratore $(ix)^3 = -ix^3$ è immaginario puro: A_3 è reale quando anche il denominatore è immaginario puro, cioè quando si annulla la sua **parte reale**:

$$1 - 6x_0^2 = 0 \implies x_0 = \frac{1}{\sqrt{6}} \implies \omega_0 = \frac{1}{\sqrt{6}\,RC}$$

In $x_0 = 1/\sqrt{6}$:

$$A_3(x_0) = \frac{-ix_0^3}{i\,x_0(5 - x_0^2)} = -\frac{x_0^2}{5 - x_0^2} = -\frac{1}{29}$$

cioè la rete attenua di un fattore 29 e sfasa di π. L'amplificatore (invertente) deve quindi avere un guadagno $|A_V| \geq 29$ per sostenere l'oscillazione (si veda anche l'oscillatore a sfasamento nel capitolo sulla stabilità).
Attenzione: annullando invece la parte immaginaria del denominatore ($x = \sqrt{5}$) si otterrebbe A_3 immaginario puro, cioè uno sfasamento di $\pm\pi/2$, che non soddisfa la condizione di Barkhausen.

Riepilogo del Capitolo

IMPORTANTE

Ogni componente o quadripolo non lineare si linearizza a piccolo segnale attorno al punto di lavoro Q, descrivendolo con uno dei quattro modelli duali a parametri (**Y**, **Z**, **H**, **M**), scelto in base alle variabili indipendenti più comode per il problema.

Nota

Formule fondamentali:

- **Equazione di Shockley (diodo):** $I = I_0\left[\exp\left(\frac{V_{AK}}{\eta V_T}\right) - 1\right]$, con resistenza dinamica $r_d \simeq \eta V_T / I_q$.
- **Parametri H:** $v_1 = h_{11}i_1 + h_{12}v_2$, $i_2 = h_{21}i_1 + h_{22}v_2$.
- **Guadagno con parametri H:** $A_V = -h_{21}/|H|$, con $|H| = h_{11}h_{22} - h_{12}h_{21}$.
- **Guadagno a cascata con carico:** $A_{cas} = A_1 A_2 \cdot \frac{Z_{in}^{(2)}}{Z_{in}^{(2)} + Z_{out}^{(1)}}$ (effetto partitore fra stadi, sfruttando l'equivalente di Thévenin del capitolo 1).
- **Teorema di Sostituzione** (sezione 2.2.3): un ramo di rete può essere sostituito da un generatore ideale che imponga la stessa tensione o corrente, senza alterare il resto del circuito.

Capitolo 3. Transistor BJT (Bipolar Junction Transistor)

3.1 Amplificatore di Tensione a Emettitore Comune

DEFINIZIONE: Transistor Bipolare a Giunzione (BJT)

Il BJT è un dispositivo a semiconduttore caratterizzato da due giunzioni interagenti (Base-Emettitore e Base-Collettore). Per garantirne il corretto funzionamento e l'effetto transistor, esso presenta due proprietà costruttive fondamentali:

- La regione di base è progettata per essere fisicamente molto più stretta rispetto alle regioni di collettore ed emettitore.
- Il livello di drogaggio dell'emettitore è marcatamente superiore a quello del collettore.




Figura 3.1: Schema dell'amplificatore BJT a emettitore comune. Il partitore R_1–R_2 fissa la tensione di base e quindi il punto di lavoro (polarizzazione a partitore). R_C è la resistenza di carico al collettore; R_E introduce la degenerazione d'emettitore che migliora la stabilità termica. I condensatori C_{in} e C_{out} disaccoppiano la componente continua dal segnale.





Figura 3.2: Simboli circuitali del BJT npn (sinistra) e pnp (destra). Nel npn la freccia all'emettitore punta verso l'esterno (convenzione: direzione della corrente); nel pnp punta verso il transistor.

Diagrammi a Bande di Energia (Qualitativi)


OSSERVAZIONE: Diagrammi a Bande di Energia (Qualitativi)

Il principio di funzionamento del BJT può essere compreso intuitivamente analizzando l'andamento delle barriere di potenziale che si instaurano tra i tre semiconduttori diversamente drogati.

1. BJT all'Equilibrio (Nessun Generatore Esterno)
In assenza di polarizzazione, presso le giunzioni B–E e B–C si formano naturalmente due barriere di potenziale per gli elettroni (provenienti rispettivamente dall'emettitore e dal collettore). Il sistema si trova in uno stato di equilibrio termodinamico e non si osserva alcun passaggio di corrente netta.



2. BJT Polarizzato in Zona Attiva (B–E in PD, B–C in PI)
In questa configurazione, l'applicazione di una tensione diretta abbassa significativamente la barriera B–E, consentendo una iniezione massiccia di elettroni dall'emettitore verso la base. Poiché la regione di base è estremamente sottile rispetto alla lunghezza di diffusione ($W_B \ll L_n$), la stragrande maggioranza degli elettroni riesce ad attraversarla senza subire ricombinazione e viene *raccolta* dal collettore (grazie al campo elettrico favorevole generato dalla barriera B–C in polarizzazione inversa). Solo una minima frazione $(1 - \alpha_F)$ di elettroni si ricombina con le lacune presenti in base, originando così una corrente di base I_B molto ridotta rispetto a I_C e I_E.



Dal punto di vista macroscopico, le correnti si legano tramite le seguenti relazioni lineari:

$$I_C = \alpha_F\, I_E, \qquad I_B = (1-\alpha_F)\, I_E, \qquad \alpha_F \in [0.99,\, 0.995]$$

Equazioni di Ebers-Moll

TEOREMA: Modello di Ebers-Moll

Il modello matematico completo che descrive il comportamento macroscopico del BJT combina il Principio di Kirchhoff sui nodi con le equazioni di Shockley modificate per ciascuna giunzione. Tali equazioni costituiscono il sistema di Ebers-Moll [1]:

$$I_C + I_B + I_E = 0 \qquad \text{(KCL)}$$

$$I_E = -I_{ES}\left[e^{V_{BE}/(mV_T)} - 1\right] + \alpha_R I_{CS}\left[e^{V_{BC}/(mV_T)} - 1\right] \qquad \text{(E–M Emit.)}$$

$$I_C = -I_{CS}\left[e^{V_{BC}/(mV_T)} - 1\right] + \alpha_F I_{ES}\left[e^{V_{BE}/(mV_T)} - 1\right] \qquad \text{(E–M Coll.)}$$

I parametri chiave del modello assumono i seguenti significati fisici:

Parametro	Valore tipico	Significato fisico
α_F	0.990–0.995	Fraz. di elettroni (da E) raccolti da C (operazione diretta)
α_R	0.40–0.80	Fraz. di elettroni (da C) raccolti da E (operazione inversa)
m	1–2	Fattore di idealità della giunzione
V_T	26 mV (a 300 K)	Potenziale termico $k_B T/q$

Dall'analisi in zona attiva si ricava la relazione fondamentale $\beta_F = \alpha_F/(1-\alpha_F)$, che lega il guadagno di corrente a emettitore comune al parametro di trasporto α_F:

$$\boxed{\beta_F = \frac{\alpha_F}{1-\alpha_F} = \frac{I_C}{I_B}} \tag{3.1}$$

In tale regione operativa è lecito adottare l'approssimazione $V_{BC} = V_{BE} - V_{CE} \simeq V_\gamma - V_{CE}$, in cui V_γ identifica la tensione di soglia della giunzione (pari a circa 0.6 V per il Silicio e 0.2 V per il Germanio).

3.2 Configurazioni del BJT

Il transistor bipolare a giunzione è intrinsecamente un dispositivo a tre terminali (tripolo). Pertanto, al fine di interfacciarlo come un quadripolo standard (con una porta di ingresso e una

porta di uscita distinte), è necessario che uno dei tre terminali sia posto in comune tra la maglia d'ingresso e quella di uscita (tipicamente connesso alla massa di segnale). Da tale vincolo topologico derivano le tre configurazioni fondamentali: *Emettitore Comune* (CE), *Base Comune* (CB) e *Collettore Comune* (CC).

1. Configurazione a Emettitore Comune (CE)


Il terminale comune è l'emettitore. È la configurazione più usata per amplificatori di tensione.

2. Configurazione a Base Comune (CB)

Il terminale comune è la base. Viene utilizzata prevalentemente in alta frequenza.

3. Configurazione a Collettore Comune (CC)

Il terminale comune è il collettore. Spesso definita "emitter follower", è usata per adattamento di impedenza.



CE: E comune
$A_V \gg 1$, Z_{in} med., Z_{out} alta

CB: B comune
$A_V \gg 1$, Z_{in} bassa, Z_{out} alta

CC: C comune
$A_V < 1$, Z_{in} alta, Z_{out} bassa

Figura 3.3: Le tre configurazioni fondamentali del BJT npn. In ciascuna, il terminale comune (collegato a massa o a V_{CC}) non trasporta segnale. La configurazione CE è la più usata per amplificatori di tensione; la CB per alta frequenza; la CC ("emitter follower") per adattamento di impedenza.

Configurazione	**Guadagno di Tensione** (A_V)	**Impedenza d'Ingresso** (Z_{in})	**Impedenza d'Uscita** (Z_{out})
CE (Emettitore Com.)	$-\beta_F R_C / r_{BE} \gg 1$	r_{BE} (media)	R_C (alta)
CB (Base Com.)	$\approx \alpha_F R_C / r_E \gg 1$	r_E (bassissima)	R_C (alta)
CC (Collettore Com.)	≈ 1 (Inseguitore)	$\beta_F R_E$ (altissima)	r_E (bassissima)

Caratteristiche d'Uscita del Modello CE

Il grafico delle curve caratteristiche d'uscita $I_C(V_{CE})$ parametrizzate per valori costanti di I_B offre una rappresentazione visiva immediata delle tre zone di funzionamento del BJT. Nella regione attiva le curve appaiono quasi orizzontali, denotando il comportamento da generatore di corrente controllato.




Figura 3.4: Caratteristiche d'uscita $I_C(V_{CE})$ del modello CE ($\beta_F = 120$). Si distinguono chiaramente le tre zone operative: saturazione, attiva e interdizione. La pendenza finita in regione attiva è indice dell'Effetto Early.

I parametri H a piccolo segnale (modello ibrido) nel punto di riposo sono così definiti:

Param.	Definizione Analitica	Espressione	Valore Tipico	Significato Fisico
h_{11}	$\partial v_{BE}/\partial i_B\|_{v_{CE}=0}$	$r_{BE} = mV_T/I_{BQ}$	$\sim 1\,\text{k}\Omega$	Resistenza dinamica ingresso
h_{21}	$\partial i_C/\partial i_B\|_{v_{CE}=0}$	β_F	50–500	Guadagno di corrente
h_{22}	$\partial i_C/\partial v_{CE}\|_{i_B=0}$	$1/r_{CE} \simeq 0$	$\sim 10^{-5}\,\text{S}$	Ammettanza d'uscita (Effetto Early)
h_{12}	$\partial v_{BE}/\partial v_{CE}\|_{i_B=0}$	$\simeq 0$	$\ll 1$	Retroazione interna tensione

DEFINIZIONE: Effetto Early (Modulazione della Base)

All'aumentare della tensione V_{CE}, la regione di svuotamento della giunzione B–C (polarizzata inversamente) si espande. Questo fenomeno riduce la larghezza effettiva della base neutra (W_B), che è minore della larghezza metallurgica. Di conseguenza, aumenta la probabilità che gli elettroni iniettati raggiungano il collettore (ovvero $\alpha_F \to 1$), producendo una lieve crescita lineare della corrente I_C anche in regione attiva (rappresentata da $h_{22} \neq 0$). Geometricamente, le curve caratteristiche prolungate all'indietro convergono in un punto sull'asse negativo delle tensioni pari a $-V_A$, definita *Tensione di Early* ($V_A \approx 50$–$200\,\text{V}$).

DEFINIZIONE: Effetto Transistor

L'Effetto Transistor consiste nella capacità del dispositivo di trasferire una corrente da un circuito a bassa resistenza (giunzione B–E polarizzata direttamente) a uno ad altissima resistenza (giunzione B–C polarizzata inversamente); da qui il nome *transistor*, contrazione di *transfer resistor*. La gran parte dei portatori minoritari iniettati nella base la attraversa

senza ricombinarsi e viene "catturata" dal forte campo elettrico della giunzione B–C, fluendo nel terminale di collettore.

OSSERVAZIONE: Zone di Funzionamento Statiche

La barriera di potenziale V_γ (knee voltage) dipende dal materiale semiconduttore impiegato: $V_\gamma \approx 0.6\,\text{V}$ per il Silicio (Si) e $V_\gamma \approx 0.2\,\text{V}$ per il Germanio (Ge). A seconda dello stato di polarizzazione delle giunzioni (Diretta = PD, Inversa = PI), il BJT opera in tre possibili regioni:


Zona	Giunzioni BE / BC	Condizione Tensione	Comportamento Circuitale
Attiva	PD / PI	$V_\gamma \lesssim V_{BE} < V_{CE}$	Amplificazione ($I_C = \beta_F I_B$)
Saturazione	PD / PD	$0 \lesssim V_{CE} < V_\gamma \lesssim V_{BE}$	Interruttore *ON* ($V_{CE,sat} \approx 0.2\,\text{V}$)
Interdizione	PI / PI	$V_{BE} < V_\gamma$ (es. $V_{BE} \leq 0$)	Interruttore *OFF* ($I_C \simeq 0$)

3.3 Breve Recap degli Amplificatori

Qualsiasi amplificatore, se analizzato nel regime di piccolo segnale, può essere rappresentato come un quadripolo lineare. A seconda della natura della grandezza d'ingresso (Tensione o Corrente) e di quella d'uscita, risulta matematicamente più conveniente adottare uno dei tre modelli circuitali equivalenti.

1. Modello Equivalente di Thévenin (Tensione–Tensione)

Il quadripolo viene sintetizzato mediante un'impedenza d'ingresso Z_{in} posta ai terminali della porta entrante, seguita da una maglia d'uscita composta da un generatore di tensione controllato ($A_v v_{in}$) in serie a un'impedenza d'uscita Z_{out}.




Le relazioni circuitali salienti sono le seguenti:
Impedenza di Ingresso: $Z_{in} = \frac{v_{in}}{i_{in}}$
Funzionamento a vuoto ($R_L \to \infty$): $v_{out} = A_v\, v_{in}$
Funzionamento sotto carico ($R_L < \infty$): A causa del partitore di tensione in uscita, il guadagno effettivo decresce:

$$A_v' = \frac{v_{out}}{v_{in}} = A_v \left(\frac{R_L}{R_L + Z_{out}} \right)$$

Per minimizzare questa perdita, un amplificatore di tensione ideale deve avere $Z_{out} \to 0$.

2. Modello Equivalente di Norton (Corrente–Corrente)

Rappresenta l'amplificatore modellando la porta di uscita come un generatore di corrente controllato ($A_i i_{in}$) posto in parallelo alla propria ammettanza d'uscita $1/Z_{out}$.




Le relazioni sono analoghe al duale di Thévenin, calcolate mediante partitore di corrente:
Funzionamento in corto circuito ($R_L = 0$): $i_{out} = A_i\, i_{in}$
Funzionamento sotto carico ($R_L > 0$):

$$A_i' = \frac{i_{out}}{i_{in}} = A_i \left(\frac{Z_{out}}{Z_{out} + R_L} \right)$$

Per un amplificatore di corrente ideale si desidera dunque $Z_{out} \to \infty$.

3. Modello a Parametri Ibridi (Parametri H)

La rappresentazione più naturale per il BJT è il modello a parametri ibridi, in cui la maglia di ingresso si comporta come un equivalente di Thévenin (serie), mentre la maglia di uscita come un equivalente di Norton (parallelo).



Le equazioni costitutive in termini matriciali sono date da:

$$\begin{pmatrix} v_{in} \\ i_{out} \end{pmatrix} = \begin{pmatrix} h_{11} & h_{12} \\ h_{21} & h_{22} \end{pmatrix} \begin{pmatrix} i_{in} \\ v_{out} \end{pmatrix} \tag{3.2}$$

ove, nel caso del BJT, $h_{11} = r_{BE}$, $h_{12} \simeq 0$, $h_{21} = \beta_F$, e $h_{22} = r_{CE}^{-1}$.

3.4 Amplificatore di Tensione ad Emettitore Comune a Piccolo Segnale

3.4.1 Guadagno senza degenerazione d'emettitore

TEOREMA: Guadagno dell'Amplificatore CE (Senza R_E)

Nel circuito a piccolo segnale a emettitore comune privo di resistenza di degenerazione (R_E), il transistor è fedelmente descritto mediante il suo modello ibrido-π.




Figura 3.5: Circuito equivalente a piccolo segnale per l'amplificatore CE senza R_E.

Dall'analisi delle maglie, sapendo che $v_{be} = r_{BE} i_b$ e $v_{out} = -R_C i_c = -R_C \beta_F i_b$, il guadagno di tensione A_V (tra il collettore e la base) risulta:

$$A_V = \frac{v_{out}}{v_{be}} = -\frac{\beta_F R_C}{r_{BE}} \tag{3.3}$$

Tale guadagno è intrinsecamente elevato ($|A_V| \geq 100$), tuttavia soffre di una **forte indeterminazione**, in quanto il parametro $r_{BE} = mV_T/I_{BQ}$ e il beta β_F dipendono marcatamente dal punto di lavoro in continua e dalle variazioni termiche, minando la stabilità progettuale del circuito.

3.4.2 Guadagno con resistenza di degenerazione R_E

TEOREMA: Guadagno dell'Amplificatore CE (Con R_E)

Per svincolare il guadagno di tensione dalla dipendenza dai parametri intrinseci fluttuanti del transistor, si inserisce una resistenza di degenerazione R_E sul ramo dell'emettitore.




Figura 3.6: Circuito equivalente a piccolo segnale per l'amplificatore CE stabilizzato con R_E.

Risolvendo la maglia di ingresso a valle del partitore resistivo (base–r_{BE}–R_E–massa), la

tensione sulla base è data da:

$$v_b = r_{BE} i_b + R_E i_e = [r_{BE} + (1+\beta_F) R_E]\, i_b \qquad \text{essendo } i_e = (1+\beta_F) i_b$$

Da cui si evince una fondamentale conseguenza: l'impedenza di ingresso alla base risulta notevolmente innalzata dall'effetto di R_E:

$$Z_{in,base} = \frac{v_b}{i_b} = r_{BE} + (1+\beta_F) R_E \gg r_{BE} \tag{3.4}$$

Il segnale in uscita sul collettore vale $v_{out} = v_c = -R_C i_c = -R_C \beta_F i_b$. Il guadagno di tensione complessivo (dalla base al collettore) assume dunque la forma:

$$A_V = \frac{v_{out}}{v_b} = -\frac{\beta_F R_C}{r_{BE} + (1+\beta_F) R_E} \tag{3.5}$$

Nel limite pratico in cui il termine di degenerazione domina ($R_E \gg r_{BE}/\beta_F$), la formula si approssima a:

$$A_V \simeq -\frac{R_C}{R_E} \tag{3.6}$$

Questa approssimazione assicura che il guadagno sia fissato unicamente dal rapporto tra componenti passivi esterni, rendendo il circuito estremamente stabile e robusto rispetto alle tolleranze di β_F.

Tuttavia, permane un problema di conflitto: un elevato $|A_V|$ impone di scegliere una R_C molto grande. Essendo l'impedenza di uscita del circuito proprio $Z_{out} \simeq R_C$, il segnale verrà fortemente attenuato qualora l'amplificatore dovesse pilotare carichi a bassa impedenza. La soluzione tipica a questo conflitto è l'inserimento in cascata di un *buffer* (ad esempio uno stadio a Collettore Comune) che disaccoppi le impedenze.

3.4.3 Configurazione a collettore comune (buffer)

OSSERVAZIONE: Configurazione a Collettore Comune (Inseguitore o Buffer)


Lo stadio a collettore comune viene tipicamente posto a cascata dopo l'amplificatore di tensione per effettuare l'adattamento di impedenza. Risolvendo le equazioni ai piccoli segnali per questa topologia, si evincono le seguenti proprietà chiave:

- **Guadagno di Tensione Unitario:** $A_v \simeq 1$. Il potenziale dell'emettitore "insegue" (*follower*) fedelmente quello della base.
- **Alta Impedenza di Ingresso:** $Z_{in} = r_{BE} + (1+\beta_F) R_E$, in virtù della degenerazione indotta dal carico sull'emettitore (stessa formula dell'amplificatore CE con R_E).
- **Bassa Impedenza di Uscita:** $Z_{out} \simeq \frac{r_{BE}+R_S}{1+\beta_F} \sim 10\,\Omega$ (con R_S resistenza della sorgente). Questa proprietà lo rende un traslatore d'impedenza formidabile, ideale per pilotare carichi senza attenuare il segnale.

3.4.4 Rete di polarizzazione e punto di riposo

ESERCIZIO: Rete di Polarizzazione (Punto di Quiescenza)


Al fine di garantire il corretto funzionamento del transistor nel regime lineare (zona attiva), è imperativo stabilirne in modo univoco il **punto di lavoro in DC (quiescenza)**. La tecnica standard sfrutta un partitore resistivo sulla base, semplificabile mediante l'applicazione del **Teorema di Thévenin** (Sezione 1.3).



Il generatore equivalente V_{BB} e l'impedenza equivalente R_{BB} valgono:

$$V_{BB} = V_{CC}\frac{R_2}{R_1 + R_2} \qquad R_{BB} = R_1 \parallel R_2 \tag{3.7}$$

Analisi Topologica delle Maglie
Sostituiamo il circuito originale con l'equivalente alla porta di base ed evidenziamo le due maglie principali.



1. Soluzione della Maglia di Ingresso (Circuito Base-Emettitore)
Applicando la Legge di Kirchhoff delle Tensioni (LKT) alla maglia di ingresso, formata

dal generatore V_{BB}, R_{BB}, giunzione base-emettitore e R_E:

$$V_{BB} - R_{BB}I_B - V_{BE} - R_E I_E = 0 \tag{3.8}$$

Ponendo $I_E = (1+\beta_F)I_B$ e assumendo la giunzione polarizzata direttamente ($V_{BE} \simeq V_\gamma$), si ottiene il calcolo diretto per la corrente di base:

$$I_{BQ} = \frac{V_{BB} - V_\gamma}{R_{BB} + (1+\beta_F)R_E} \tag{3.9}$$

La corrente di collettore nel punto di lavoro discende proporzionalmente $I_{CQ} = \beta_F I_{BQ}$. Si nota che, in buona progettazione (se $\beta_F R_E \gg R_{BB}$), la corrente si stabilizza al valore $I_{CQ} \approx (V_{BB} - V_\gamma)/R_E$, indipendente dal parametro dispersivo β_F.

2. Soluzione della Maglia di Uscita (Circuito Collettore-Emettitore)
Per chiudere il problema e localizzare precisamente il punto sulle caratteristiche, scriviamo la LKT lungo la maglia di uscita:

$$V_{CC} = R_C I_{CQ} + V_{CEQ} + R_E I_{EQ} \tag{3.10}$$

Approssimando $I_{EQ} \simeq I_{CQ}$, poiché $\alpha_F \approx 1$, determiniamo la caduta di tensione ai morsetti di uscita in conduzione quieta:

$$V_{CEQ} = V_{CC} - (R_C + R_E)I_{CQ} \tag{3.11}$$


Condizione di validità (ZAD):
Affinché il transistor operi correttamente in **Zona Attiva Diretta (ZAD)**, che è la condizione necessaria per l'amplificazione lineare, la giunzione collettore-base deve rimanere polarizzata inversamente. Questo si traduce nella disuguaglianza operativa:

$$V_{CEQ} > V_{BEQ} \simeq V_\gamma > 0 \tag{3.12}$$

3.4.5 Comportamento alle alte frequenze ed effetto Miller

OSSERVAZIONE: Comportamento del BJT ad Alta Frequenza

Il modello a piccolo segnale a bassa frequenza non è sufficiente per descrivere il comportamento del BJT quando il segnale d'ingresso ha variazioni rapide. Ad alte frequenze, subentrano gli effetti delle **capacità parassite** intrinseche delle giunzioni a semiconduttore, in particolare la capacità base-emettitore (C_{BE}) e la capacità base-collettore (C_{BC}).




Il decadimento delle prestazioni ad alta frequenza si spiega come segue:

- Nel regime a **basse frequenze**, l'impedenza di questi condensatori ($Z_C = 1/j\omega C$) è asintoticamente elevata. Essi appaiono come circuiti aperti e non alterano il calcolo del guadagno.
- Nel regime ad **alte frequenze**, l'impedenza capacitiva crolla, offrendo percorsi a bassa reattanza. Una frazione crescente della corrente di segnale in ingresso si scarica a massa attraverso C_{BE}, bypassando la resistenza r_{BE}. Contemporaneamente, la capacità C_{BC} introduce un percorso di retroazione negativa (feedback) dal nodo di collettore al nodo di base, abbattendo drasticamente il guadagno di tensione complessivo del dispositivo.

L'impatto della capacità di retroazione C_{BC} sulle prestazioni del circuito è formalmente quantificato attraverso un celebre risultato dell'analisi delle reti elettriche: il **Teorema di Miller**.

TEOREMA: Effetto Miller e Prodotto Banda-Guadagno

Il Teorema di Miller stabilisce che un'impedenza trasversale Z, collegata tra due nodi la cui differenza di potenziale è vincolata dalla relazione lineare $v_2 = Av_1$ (dove A è l'amplificazione invertente tra i due nodi), può essere sdoppiata in due impedenze equivalenti verso massa.



La corrente che fluisce nell'impedenza Z vale $I_Z = \frac{v_1 - v_2}{Z} = \frac{v_1(1-A)}{Z}$. Dal punto di vista del nodo di ingresso (v_1), il circuito assorbe la medesima corrente se Z viene sostituita da un'impedenza equivalente verso massa pari a:

$$Z_{in} = \frac{Z}{1 - A} \tag{3.13}$$

Analogamente, per il nodo di uscita, l'impedenza equivalente verso massa risulta:

$$Z_{out} = \frac{Z}{1 - 1/A} = \frac{A}{A - 1} Z \tag{3.14}$$

Nel caso specifico di un amplificatore ad emettitore comune invertente ($A \ll -1$), la capacità C_{BC} assume il ruolo di Z ($Z = 1/j\omega C_{BC}$). Applicando la scomposizione di Miller, l'impedenza riportata in ingresso è una capacità equivalente C_{M1}:

$$C_{M1} = C_{BC}(1 - A) \simeq C_{BC}(1 + |A|) \tag{3.15}$$

Questa equazione rivela che la capacità effettiva vista all'ingresso viene **moltiplicata** per il modulo del guadagno. Questo fenomeno, noto come Effetto Miller, causa un drastico

calo dell'impedenza d'ingresso alle alte frequenze, determinando l'insorgere di un polo dominante che fissa la frequenza di taglio superiore (f_H) del sistema.
L'Effetto Miller porta all'invarianza del **Prodotto Banda-Guadagno** (Gain-Bandwidth Product, GBWP): un tentativo di aumentare il guadagno di tensione $|A|$ provocherà un proporzionale incremento della capacità C_{M1} e una conseguente riduzione della larghezza di banda dell'amplificatore, mantenendo approssimativamente costante il prodotto $A \cdot f_H$.

3.4.6 Configurazione Darlington

DEFINIZIONE: Configurazione Darlington

La configurazione *Darlington* è una topologia circuitale formata da due transistor bipolari collegati in cascata (direttamente accoppiati), in modo che la corrente di emettitore del primo piloti la corrente di base del secondo. L'intero blocco si comporta a tutti gli effetti come un singolo macro-transistor avente un guadagno di corrente straordinariamente elevato.




Figura 3.7: Coppia Darlington usata come stadio a collettore comune (emitter follower).

Analiticamente, supponendo per semplicità che i due transistor abbiano caratteristiche omogenee ($\beta_1 \approx \beta_2 = \beta_F \gg 1$), le correnti si legano come segue:

$$\begin{aligned} I_{C1} &= \beta_F i_{B1} \\ i_{B2} &= i_{E1} = (1+\beta_F) i_{B1} \simeq \beta_F i_{B1} \\ I_{C2} &= \beta_F i_{B2} \simeq \beta_F^2 i_{B1} \end{aligned}$$

La corrente di collettore totale del macro-dispositivo è dominata dal secondo stadio:

$$I_{C,TOT} = I_{C1} + I_{C2} \simeq \beta_F^2 i_{B1} \tag{3.16}$$

Il sistema esibisce un guadagno di corrente equivalente $\beta_{eq} \simeq \beta_F^2$. Impiegato tipicamente come *emitter follower*, il Darlington vanta:

- **Guadagno di tensione** asintotico a 1 ($v_{out} \simeq v_s$).
- **Impedenza d'ingresso immensa** ($Z_{in} \propto \beta_F^2 R_E$).
- **Impedenza d'uscita infinitesima** ($Z_{out} \propto \beta_F^{-2}$).

Un inconveniente risiede nella polarizzazione in continua: se l'ingresso è accoppiato in DC, la tensione sul carico risulta traslata di due cadute di giunzione rispetto all'ingresso ($v_s \simeq v_{out} + 2V_\gamma$). Inoltre, aggiungere ulteriori transistor in cascata è poco pratico: il primo transistor lavorerebbe con correnti piccolissime (dove β è più basso e le correnti di perdita diventano rilevanti) e le cadute V_γ si sommerebbero.

3.4.7 Stadio push-pull (simmetria complementare)

DEFINIZIONE: Stadio a Simmetria Complementare (Push-Pull)

Per incrementare drasticamente l'efficienza degli amplificatori di potenza e consentire escursioni di segnale bipolari, si accoppiano due transistor a polarità opposta (un NPN e un PNP) in una topologia *Push-Pull* simmetrica.
Il fondamento di questa architettura è che i due dispositivi lavorano in **alternanza**: in classe B non conducono mai contemporaneamente, ognuno amplifica una sola semionda. Non essendoci una rete di polarizzazione, a riposo nessuno dei due conduce (nessuna potenza dissipata) e l'ingresso è accoppiato direttamente, senza condensatori.




Figura 3.8: Stadio a simmetria complementare (Push-Pull in Classe B).

Il comportamento dell'amplificatore è dicotomico:

- **Semiciclo Positivo ($v_s > 0$):** Il transistor NPN si attiva fungendo da *emitter follower*, mentre il PNP è interdetto. L'uscita insegue l'ingresso decurtato della soglia di giunzione: $v_{out} \simeq v_s - V_\gamma > 0$.
- **Semiciclo Negativo ($v_s < 0$):** L'NPN si spegne ed entra in conduzione il PNP, che assorbe la corrente dal carico verso $-V_{EE}$. La relazione diventa $v_{out} \simeq v_s + V_\gamma < 0$.

Distorsione di Cross-Over e Compensazione
Sussiste un intervallo critico in cui la tensione di segnale, pur non essendo nulla, è in modulo insufficiente a vincere la soglia di accensione delle giunzioni ($-V_\gamma < v_s < V_\gamma$). In questa regione detta *banda morta*, ambo i dispositivi sono interdetti e $v_{out} = 0$. Ciò corrompe il segnale riprodotto generando la distorsione di *cross-over*.




Figura 3.9: Push-pull polarizzato in Classe AB mediante diodi traslatori.

La soluzione per abbattere il cross-over risiede nella topologia in **Classe AB**: l'inserimento di due diodi polarizzati direttamente (tramite R_1 e R_2) sul cammino del segnale trasla staticamente i potenziali di base dei transistor di quantità coincidenti alle tensioni di soglia ($V_{\gamma d} \approx V_\gamma$). In tale assetto, i dispositivi si trovano sull'imminenza della conduzione, cancellando l'intervallo morto di commutazione.

3.4.8 Amplificatore differenziale a BJT

DEFINIZIONE: Amplificatore Differenziale a BJT

L'amplificatore differenziale costituisce lo stadio d'ingresso d'elezione per quasi tutti i circuiti integrati moderni. La sua architettura genera un segnale d'uscita proporzionale esclusivamente alla **differenza tra due segnali di ingresso indipendenti**, eliminando i contributi comuni ai due ingressi.
Si definiscono analiticamente due stimoli canonici:

- **Tensione di modo differenziale (v_d):** $v_d = v_1 - v_2$, che rappresenta l'informazione utile.
- **Tensione di modo comune (v_c):** $v_c = \frac{v_1+v_2}{2}$, dovuta tipicamente a disturbi comuni ai due ingressi (rumore, interferenze, derive termiche).

In regime lineare, il potenziale in uscita si modella come combinazione lineare dei modi:

$$v_{out} = A_d v_d + A_c v_c \tag{3.17}$$

Il pregio topologico si misura attraverso il **Rapporto di Reiezione di Modo Comune (CMRR)**:

$$\text{CMRR} = \left| \frac{A_d}{A_c} \right| \tag{3.18}$$

Un differenziale ideale (CMRR asintotico a infinito) rigetta completamente le componenti concordi, amplificando unicamente la pura differenza.

La materializzazione in logica BJT avviene mediante una rete perfettamente simmetrica:




Figura 3.10: Coppia differenziale a simmetria perfetta.

In virtù della simmetria costruttiva (transistor *matched* estratti dallo stesso wafer di silicio), si individuano due comportamenti distinti:

- **Analisi Differenziale:** Per segnali d'ingresso opposti ($v_1 = -v_2 = v_d/2$), il nodo di accoppiamento degli emettitori assume il ruolo di **massa virtuale ac**. L'amplificatore si spacca in due moduli CE ideali sprovvisti di degenerazione, garantendo un altissimo guadagno:

$$A_d \simeq -\frac{\beta_F R_C}{2r_{BE}} \qquad \text{(uscita } v_{out1} \text{ presa su un solo collettore)} \tag{3.19}$$

- **Analisi Comune:** Per segnali uguali ($v_1 = v_2 = v_c$, modo comune), la simmetria fa sì che i due rami eroghino in fase verso il nodo d'emettitore. La R_E appare virtualmente sdoppiata ($2R_E$) su ogni ramo, inducendo una fortissima retroazione degenerativa che sopprime drammaticamente il guadagno:

$$A_c \simeq -\frac{R_C}{2R_E} \tag{3.20}$$

Ne consegue che la bontà del rigetto dei disturbi comuni è espressa dalla formula:

$$\text{CMRR} = \left|\frac{A_d}{A_c}\right| \simeq \beta_F \frac{R_E}{r_{BE}} \tag{3.21}$$

Per approssimarsi all'idealità (CMRR $\to \infty$), è consuetudine progettuale sostituire la resistenza R_E con un generatore di corrente costante a stato solido, che in ac presenta una resistenza incrementale teoricamente infinita.

Riepilogo del Capitolo

IMPORTANTE

In zona attiva il BJT si comporta da amplificatore di corrente controllato ($I_C = \beta_F I_B$), modellabile a piccolo segnale con il modello ibrido-π; la degenerazione di emettitore R_E stabilizza il guadagno rendendolo indipendente da β_F, al prezzo di una riduzione del suo valore massimo.

Nota

Formule fondamentali:

- **Guadagno di corrente:** $\beta_F = \dfrac{\alpha_F}{1-\alpha_F} = \dfrac{I_C}{I_B}$.
- **CE senza degenerazione:** $A_V = -\dfrac{\beta_F R_C}{r_{BE}}$; **con degenerazione R_E:** $A_V = -\dfrac{\beta_F R_C}{r_{BE} + (1+\beta_F)R_E} \simeq -\dfrac{R_C}{R_E}$.
- **Impedenza d'ingresso con degenerazione:** $Z_{in} = r_{BE} + (1+\beta_F)R_E$.
- **Punto di riposo** (rete di polarizzazione, semplificata con l'equivalente di Thévenin del capitolo 1): $I_{BQ} = \dfrac{V_{BB} - V_\gamma}{R_{BB} + (1+\beta_F)R_E}$, $V_{CEQ} = V_{CC} - (R_C + R_E)I_{CQ}$.
- **Effetto Miller alle alte frequenze:** $C_{M1} = C_{BC}(1 + |A|)$, con invarianza del prodotto banda-guadagno (GBWP).
- **CMRR della coppia differenziale:** $\mathrm{CMRR} = \left|\dfrac{A_d}{A_c}\right| \simeq \beta_F \dfrac{R_E}{r_{BE}}$.

Capitolo 4. Amplificatori Operazionali e Retroazione

4.1 Introduzione agli Op-Amp

DEFINIZIONE: Amplificatore Operazionale (Op-Amp)

L'amplificatore operazionale (Op-Amp) è, essenzialmente, un amplificatore differenziale caratterizzato da specifiche ideali o quasi ideali. Nella sua modellizzazione teorica, esso possiede:

- Un **elevatissimo guadagno di tensione differenziale**, denotato con $A_d \geq 100$ dB (ossia circa 10^5): essenziale per le operazioni in reazione;
- Un'**elevata reiezione di modo comune** (CMRR), che lo rende insensibile ai disturbi condivisi su entrambi gli ingressi;
- Un'**impedenza d'ingresso estremamente alta** ($Z_{in} \sim 10^5 \div 10^{12}\,\Omega$), progettata in modo da assorbire correnti quasi nulle dai circuiti a monte, evitando di caricarli;
- Un'**impedenza di uscita molto bassa** ($Z_{out} \sim 10\,\Omega$), fondamentale per pilotare carichi di vario genere senza subire repentine cadute di tensione.

OSSERVAZIONE: Struttura interna

A livello di blocchi funzionali, un amplificatore operazionale è costituito da tre stadi principali in cascata:

- Lo **stadio di ingresso** è un amplificatore differenziale, che provvede all'elevata impedenza d'ingresso e al rifiuto del modo comune.
- Lo **stadio di guadagno** fornisce il grosso dell'amplificazione di tensione del dispositivo; a questo stadio è associata una capacità di compensazione C_c, introdotta volontariamente per garantire la stabilità qualora il componente operi in retroazione.
- Lo **stadio di uscita** è tipicamente un emitter follower a simmetria complementare (push-pull in classe AB), capace di fornire una bassa impedenza di uscita e di pilotare carichi.




Figura 4.1: Struttura interna a blocchi dell'amplificatore operazionale.

Simbolo circuitale e caratteristica




Figura 4.2: Simbolo circuitale (sinistra) e caratteristica di trasferimento V_{out} vs V_d (destra).

DEFINIZIONE: Funzionamento Lineare e Saturazione

In regione di funzionamento lineare, la tensione di uscita è direttamente proporzionale alla differenza di potenziale applicata ai morsetti di ingresso, tramite la relazione:

$$V_{out} = A_d(V_+ - V_-) = A_d V_d$$

Tuttavia, data l'immensità del guadagno A_d, l'estensione della regione lineare sull'asse delle ascisse è limitata a una strettissima fascia di tensioni in ingresso, approssimativamente data da:

$$\Delta V_d \approx \frac{V_{CC} - V_{EE}}{A_d}$$

Con alimentazioni di qualche decina di volt e $A_d \sim 10^5$ questa fascia è di circa 10^{-4} V (qualche centinaio di microvolt; ancora meno per guadagni più alti), un valore paragonabile o **inferiore all'ampiezza del rumore e degli offset** presenti in un circuito reale. Al di fuori di questo ristretto intervallo, l'uscita del dispositivo satura immediatamente alle tensioni V_{o+} o V_{o-} (molto vicine alle alimentazioni).

Pertanto, affinché l'amplificatore operazionale possa essere utilizzato stabilmente in zona lineare come amplificatore di segnale (evitando che il solo rumore di fondo lo spinga in saturazione), è strettamente necessario ricorrere a una rete di **retroazione (feedback) negativa**: per creare una rete amplificatrice stabile dobbiamo inserire l'op-amp in un circuito che lo vincoli alla zona lineare, in modo che la retta di carico intersechi la curva dell'op-amp proprio nella sua regione di linearità.

4.2 Configurazioni Fondamentali

4.2.1 Amplificatore Invertente

OSSERVAZIONE: Ingressi

- Ingresso + (non invertente): il segnale **non** viene invertito
- Ingresso − (invertente): il segnale viene invertito




Figura 4.3: Configurazione dell'amplificatore invertente.

TEOREMA: Guadagno dell'Amplificatore Invertente

Considerando le ipotesi ideali in cui $Z_{in} \gg R_1, R_2$ (dunque $Z_{in} \to \infty$, il che implica che nessuna corrente entra nei morsetti dell'operazionale) e $Z_{out} \ll R_1, R_2, R_L$ (dunque $Z_{out} \to 0$), possiamo determinare la tensione sul morsetto invertente valutando il partitore di retroazione.
Applicando la legge di Kirchhoff ai nodi per il terminale invertente, e ricordando che esso non assorbe corrente:

$$\frac{V_S - V_-}{R_1} = \frac{V_- - V_{out}}{R_2}$$

Risolvendo per V_-, si ottiene l'espressione generale:

$$V_- = \frac{R_2}{R_1 + R_2} V_S + \frac{R_1}{R_1 + R_2} V_{out}$$

Dato che il morsetto non invertente è a massa ($V_+ = 0$), in zona lineare l'uscita è legata al solo morsetto invertente tramite $V_{out} = -A_d V_-$. Sostituendo questa condizione, possiamo esprimere l'uscita in funzione dell'ingresso e descriverla come un fascio di rette in V_S:

$$V_{out} = \frac{(R_1 + R_2)\, V_- - R_2 V_S}{R_1}, \qquad V_- = -\frac{V_{out}}{A_d}$$

Esplicitando infine il rapporto di amplificazione ad anello chiuso $A_v = V_{out}/V_S$, il guadagno risulta:

$$\boxed{A_v = -\frac{R_2}{R_2 + (1 + A_d)R_1} A_d}$$

Questa complessa relazione presenta una notevole analogia formale con il guadagno di un BJT in configurazione common-emitter, governato dal parametro β:

$$A_v^{CE} = -\frac{R_C}{r_{BE} + (1 + \beta)R_E} \beta$$

Tuttavia, poiché il guadagno differenziale A_d è tipicamente immenso ($A_d \sim 10^5$, molto superiore al $\beta \sim 10^2$ del BJT), il termine $(1 + A_d)R_1$ domina nettamente il denominatore. Di conseguenza, la formula si semplifica notevolmente nell'approssimazione ideale e risulta intrinsecamente più precisa:

$$\boxed{A_v \approx -\frac{R_2}{R_1}}$$

OSSERVAZIONE: Perché usiamo il Teorema di Miller?

Il **Teorema di Miller** (introdotto nella sezione 3.4.5; evidenziato in rosso nello schema) è uno strumento matematico fondamentale per l'analisi dei circuiti con retroazione.
La sua applicazione ci permette di *disaccoppiare* idealmente l'ingresso dall'uscita. In pratica, la resistenza fisica R_2, che connette direttamente i due stadi, viene matematicamente "spezzata" e sostituita da due resistenze separate, entrambe riferite a massa.
Questo sdoppiamento chiarisce in modo lampante il comportamento del circuito:

- **Impedenza riflessa:** La frazione di R_2 che viene vista all'ingresso assume il valore $R_{M_{in}} = \frac{R_2}{1+A_d}$.
- **Effetto del guadagno:** Poiché il guadagno A_d dell'amplificatore è immenso, il denominatore diventa grandissimo. Di conseguenza, il valore della resistenza equivalente $R_{M_{in}}$ crolla, risultando **vicinissima a zero**.

Conclusione (Il Cortocircuito Virtuale):
Avere un'impedenza equivalente quasi nulla collegata all'ingresso fa sì che quel ramo si comporti, a tutti gli effetti, come un cortocircuito. Questo meccanismo è il fondamento fisico e matematico che giustifica l'importante **principio del cortocircuito virtuale**: la forte retroazione abbatte l'impedenza e costringe il nodo invertente a portarsi esattamente allo stesso potenziale del nodo non invertente, pur non essendoci alcun collegamento reale tra di essi.

4.2.2 Amplificatore Non Invertente

Questa configurazione è, da un punto di vista topologico, **analoga a quella dell'amplificatore invertente, ma scambiando il ruolo della terra e della sorgente** V_S.




Figura 4.4: Configurazione dell'amplificatore non invertente.

TEOREMA: Guadagno dell'Amplificatore Non Invertente

Il segnale da amplificare è applicato direttamente al morsetto non invertente ($V_+ = V_S$), mentre la rete di retroazione riporta una frazione del segnale d'uscita sul morsetto invertente.
La tensione al nodo V_- è determinata dal partitore di tensione formato da R_1 ed R_2, per cui possiamo scrivere il sistema:

$$V_- = \frac{R_1}{R_1 + R_2} V_{out} \quad \text{e} \quad V_+ = V_S$$

Sapendo che la tensione differenziale è $V_d = V_+ - V_-$, possiamo esplicitare V_{out} in funzione di V_S e V_d:

$$\Rightarrow V_{out} = \frac{R_1 + R_2}{R_1}(V_S - V_d)$$

Considerando ora il funzionamento in **zona lineare**, l'amplificatore impone la relazione $V_{out} = A_d V_d$ (da cui $V_d = V_{out}/A_d$). Sostituendo questa espressione nell'equazione precedente e risolvendo per il rapporto V_{out}/V_S, si ottiene l'espressione esatta del guadagno A_v:

$$A_v = \frac{V_{out}}{V_S} = \frac{R_1 + R_2}{R_2 + (1 + A_d)R_1} A_d$$

Essendo tipicamente il guadagno differenziale $A_d \gg 1$, il termine $(1 + A_d)R_1$ al denominatore risulta preponderante, portando alla ben nota semplificazione per l'op-amp ideale:

$$\boxed{A_v \simeq 1 + \frac{R_2}{R_1} \geq 1} \quad (\text{poiché } A_d \gg 1)$$

OSSERVAZIONE: Analogia con il BJT

Come l'**emitter follower** (inseguitore di emettitore), l'amplificatore non invertente non inverte il segnale, ha impedenza d'ingresso molto alta e impedenza d'uscita molto bassa; in più permette un guadagno maggiore di 1 e ha prestazioni molto più vicine a quelle ideali rispetto a un singolo transistor. Il caso con guadagno unitario (voltage follower, sotto) è l'analogo diretto dell'emitter follower.

OSSERVAZIONE: Inseguitore di Tensione (Voltage Follower)

Se si rimuove la resistenza R_1 (equivalente a $R_1 \to \infty$) e si sostituisce R_2 con un cortocircuito ($R_2 = 0$), si ottiene la configurazione nota come **Voltage Follower**. In questo caso, il guadagno diventa esattamente $A_v = 1$. Questo circuito è di fondamentale importanza pratica in quanto possiede un'impedenza di ingresso altissima e una di uscita bassissima, fungendo da stadio separatore (buffer) ideale tra differenti sezioni di un sistema elettronico.

4.3 Principio del Corto Circuito Virtuale

I risultati precedenti per le configurazioni ideali si possono trovare in modo molto più immediato assumendo a priori che il guadagno ad anello aperto sia infinito ($A_d = \infty$).

Da un punto di vista grafico, la retta che descrive il comportamento dell'operazionale in zona lineare assume pendenza infinita, intersecando di fatto l'asse delle ordinate (coincidendo con un segmento verticale). Di conseguenza, se l'amplificatore sta operando in zona lineare e $A_d = \infty$, la differenza di potenziale in ingresso deve essere necessariamente nulla per restituire un'uscita

finita:

$$\boxed{V_d = 0 \iff V_+ = V_-} \quad \text{nella zona di linearità}$$

DEFINIZIONE: Corto Circuito Virtuale (CCV)

In un amplificatore operazionale ideale ($A_d = \infty$), la tensione differenziale all'ingresso V_d è nulla, per cui $V_+ = V_-$. La dicitura "virtuale" sottolinea che, sebbene i morsetti si trovino allo stesso potenziale, **nessuna corrente fluisce fra i due morsetti**, essendo l'impedenza di ingresso infinita.

4.3.1 Esempio: Amplificatore Invertente (Modello di Miller)

Rappresentiamo l'amplificatore invertente tramite un modello a due porte, applicando il **Teorema di Miller** per scomporre la resistenza di retroazione R_2.




Figura 4.5: Rappresentazione a due porte dell'amplificatore invertente (Teorema di Miller).

Le resistenze equivalenti di Miller (evidenziate in rosso nello schema) assumono i seguenti valori:

$$R_2' = \frac{R_2}{1-K} \quad \text{e} \quad R_2'' = \frac{K}{K-1}R_2, \qquad K = \frac{V_2}{V_1} = \frac{A_d V_d}{-V_d} = -A_d$$

cioè

$$R_2' = \frac{R_2}{1+A_d} \quad \text{e} \quad R_2'' = \frac{A_d}{A_d+1}R_2 \simeq R_2$$

Queste espressioni valgono per qualunque valore di A_d e descrivono il comportamento del circuito reale.

L'aspetto fondamentale emerge considerando il limite ideale dell'amplificatore, ovvero per un guadagno $A_d \to \infty$:

$$\lim_{A_d \to \infty} R_2' = 0$$

Poiché la resistenza R_2' si annulla, il nodo di ingresso si trova di fatto connesso a massa tramite un'impedenza nulla. Questo meccanismo giustifica l'uso del termine **corto circuito virtuale** (o massa virtuale). Nei diagrammi circuitali a seguire, questo principio viene enfatizzato visivamente inserendo un **collegamento grigio** tra i morsetti invertente e non invertente dell'operazionale. Questa linea non rappresenta un vero filo conduttore, bensì il *corto circuito virtuale* che vincola i due nodi ad assumere lo stesso potenziale ($V_+ = V_-$) senza assorbire corrente.

4.3.2 Applicazioni del CCV

1. Amplificatore invertente




Figura 4.6: Applicazione: Amplificatore invertente.

Ponendo a massa il terminale non invertente, si ha $V_+ = 0$. Applicando la sovrapposizione degli effetti al nodo invertente e sfruttando la condizione $V_+ = V_-$, otteniamo:

$$0 = V_+ = V_- = \frac{R_1}{R_1 + R_2} V_{out} + \frac{R_2}{R_1 + R_2} V_S \implies A_v = -\frac{R_2}{R_1}$$

2. Amplificatore non invertente




Figura 4.7: Applicazione: Amplificatore non invertente.

Applicando il segnale al morsetto non invertente, si ha $V_+ = V_S$. Sfruttando la condizione del CCV ($V_+ = V_-$) e valutando il partitore di tensione sul ramo di retroazione, otteniamo:

$$V_S = V_+ = V_- = \frac{R_1}{R_1 + R_2} V_{out} \implies A_v = 1 + \frac{R_2}{R_1}$$

3. Circuito sommatore invertente




Figura 4.8: Configurazione del sommatore invertente.

Sfruttando la proprietà della massa virtuale ($V_- = 0$) e applicando la sovrapposizione degli effetti, possiamo esprimere l'uscita come somma pesata degli ingressi ($V_{out} = A_1 V_1 + A_2 V_2$):

$$V_{out} = A_1 V_1 + A_2 V_2 \implies A_1 = -\frac{R}{R_1} \quad ; \quad A_2 = -\frac{R}{R_2}$$

4. Circuito sommatore non invertente




Figura 4.9: Configurazione del sommatore non invertente.

La tensione al nodo non invertente è fornita dal principio di sovrapposizione degli effetti sui generatori d'ingresso, dopodiché il segnale subisce il guadagno tipico dell'amplificatore non invertente. I guadagni per i singoli canali risultano:

$$A_1 = \left(1 + \frac{R'}{R}\right) \frac{R_2}{R_1 + R_2} \quad ; \quad A_2 = \left(1 + \frac{R'}{R}\right) \frac{R_1}{R_1 + R_2}$$

5. Circuito sottrattore




Figura 4.10: Configurazione dell'amplificatore differenziale o sottrattore.

Applicando il principio di sovrapposizione degli effetti tra i due ingressi per determinare i rispettivi guadagni, si ottiene:

$$A_1 = -\frac{R_2}{R_1} \quad ; \quad A_2 = \frac{R_4/(R_3 + R_4)}{R_1/(R_1 + R_2)}$$

* **Caso particolare:** Se l'uscita desiderata è $V_{out} = G(V_2 - V_1)$, otteniamo un **amplificatore differenziale a guadagno controllato** G (da non confondere con il guadagno ad anello aperto A_d dell'operazionale). In questa condizione i due guadagni devono essere uguali in modulo:

$$G = -A_1 = A_2 \implies \frac{R_3}{R_4} = \frac{R_1}{R_2} \implies G = \frac{R_2}{R_1}$$

In questo modo l'uscita dipende solo dalla differenza dei due ingressi e non dal loro valor medio (reiezione del modo comune).

4.4 Filtri attivi e circuiti lineari

Fino ad ora abbiamo considerato circuiti amplificatori basati esclusivamente su resistenze, il cui comportamento è indipendente dalla frequenza del segnale in ingresso. Introducendo componenti reattivi, come i condensatori, all'interno della rete di retroazione o in ingresso, possiamo progettare **filtri attivi** e **circuiti lineari dinamici** (in grado di eseguire operazioni matematiche come l'integrazione o la derivazione di un segnale nel tempo).

DEFINIZIONE: Funzione di Trasferimento Generalizzata

Considerando di operare nella regione lineare dell'amplificatore operazionale (assumendolo ideale), possiamo applicare il **Principio del Corto Circuito Virtuale**. Generalizziamo quindi la configurazione invertente sostituendo le resistenze con impedenze generiche Z_1 e Z_2.
Per l'ipotesi di corto circuito virtuale, il morsetto invertente si trova a massa virtuale ($V_- \approx V_+ = 0$ V) e non assorbe corrente ($I_- = 0$). Applicando la legge di Kirchhoff per le correnti al nodo invertente, la corrente che attraversa Z_1 deve necessariamente attraversare anche Z_2:

$$I_{Z1} = \frac{V_S - 0}{Z_1} \quad ; \quad I_{Z2} = \frac{0 - V_{out}}{Z_2} \implies I_{Z1} = I_{Z2} \implies \frac{V_S}{Z_1} = -\frac{V_{out}}{Z_2}$$

Pertanto, la funzione di trasferimento generalizzata (o guadagno in tensione in funzione della frequenza) diventa:

$$A_V(j\omega) = \frac{V_{out}}{V_S} = -\frac{Z_2(j\omega)}{Z_1(j\omega)}$$

Questa espressione è fondamentale poiché permette di modellare la risposta in frequenza del circuito semplicemente scegliendo opportunamente Z_1 e Z_2.




Figura 4.11: Configurazione invertente generalizzata per filtri attivi.

Caso 1: L'Integratore

1. Integratore Ideale ($Z_1 = R$, $Z_2 = \frac{1}{j\omega C}$)
Se utilizziamo una resistenza in ingresso e un condensatore in retroazione, otteniamo un circuito in grado di integrare il segnale nel tempo.




Figura 4.12: Configurazione dell'integratore ideale.

- **Analisi nel dominio della frequenza:** Sostituendo le espressioni delle impedenze nella formula generalizzata, otteniamo un guadagno inversamente proporzionale alla frequenza:

$$A_V(\omega) = -\frac{1/(j\omega C)}{R} = -\frac{1}{j\omega RC}$$

- **Analisi nel dominio del tempo:** Dal corto circuito virtuale, la corrente in ingresso è unicamente $i(t) = \frac{V_S(t)}{R}$. Tutta questa corrente fluisce nel condensatore, la cui tensione ai capi è $V_C(t) = \frac{1}{C}\int_0^t i(t')dt'$. Poiché $V_{out}(t) = -V_C(t)$, l'uscita è proporzionale all'integrale del segnale d'ingresso:

$$V_{out}(t) = -\frac{1}{RC}\int_0^t V_S(t')dt' + V_{out}(0)$$

OSSERVAZIONE: Problema di stabilità (limiti dell'integratore ideale)

A frequenza nulla ($\omega \to 0$, ovvero per segnali continui o DC), l'impedenza del condensatore tende all'infinito ($Z_2 \to \infty$), comportandosi come un circuito aperto. In questa condizione il guadagno ad anello chiuso $A_V \to \infty$. Questo significa che qualsiasi pur minima tensione continua in ingresso (inclusa la naturale tensione di offset dell'amplificatore) verrà integrata nel tempo fino a portare inevitabilmente l'uscita in **saturazione** (ossia al valore massimo consentito dalle tensioni di alimentazione).

2. Integratore Reale (Filtro Passa-Basso)
Per evitare la saturazione in DC, si introduce una resistenza di scarica R_2 in parallelo al condensatore C. In questo modo, a bassa frequenza la retroazione è garantita da R_2.




Figura 4.13: Configurazione dell'integratore reale.

L'impedenza di retroazione diventa $Z_2 = R_2 \parallel \frac{1}{j\omega C} = \frac{R_2}{1+j\omega R_2 C}$. La nuova funzione di trasferimento è:

$$A_V(\omega) = -\frac{Z_2}{Z_1} = -\frac{R_2}{R_1}\frac{1}{1+j\omega R_2 C}$$

Si tratta di un tipico **filtro passa-basso**.

- Il **guadagno in continua** ($\omega \to 0$) è ora limitato al valore costante $A_{VMAX} = -\frac{R_2}{R_1}$, risolvendo il problema della saturazione.
- La **frequenza di taglio** superiore, a cui il guadagno scende di -3dB, vale $f_L = \frac{1}{2\pi R_2 C}$. Oltre questa frequenza, il circuito si comporta come un buon integratore.

Caso 2: Il Derivatore

1. Derivatore Ideale ($Z_1 = \frac{1}{j\omega C}$, $Z_2 = R$)
Scambiando i componenti rispetto all'integratore, si ottiene un derivatore.




Figura 4.14: Configurazione del derivatore ideale.

- **Analisi nel dominio della frequenza:** Il guadagno è direttamente proporzionale alla frequenza:

$$A_V(\omega) = -\frac{R}{1/(j\omega C)} = -j\omega RC$$

- **Analisi nel dominio del tempo:** La corrente che attraversa il condensatore in ingresso è determinata dalle variazioni del segnale: $i(t) = C\frac{dV_S(t)}{dt}$. A causa del corto circuito virtuale, questa stessa corrente fluisce attraverso la resistenza di retroazione, per cui la tensione in uscita risulta essere la derivata dell'ingresso:

$$V_{out}(t) = -Ri(t) = -RC\frac{dV_S(t)}{dt}$$

> **OSSERVAZIONE: Problema di instabilità (limiti del derivatore ideale)**
>
> Alle alte frequenze ($\omega \to \infty$), l'impedenza del condensatore di ingresso $Z_1 \to 0$. Di conseguenza, il guadagno del derivatore tende all'infinito ($A_V \to \infty$). Questo rende il circuito estremamente sensibile al **rumore ad alta frequenza**, che verrà inevitabilmente amplificato fino a causare instabilità o saturazione.

2. Derivatore Reale (Filtro Passa-Alto)
Per limitare il guadagno alle alte frequenze, si inserisce una resistenza R_1 in serie al condensatore di ingresso C.




Figura 4.15: Configurazione del derivatore reale.

La nuova impedenza di ingresso diventa $Z_1 = R_1 + \frac{1}{j\omega C} = \frac{1+j\omega R_1 C}{j\omega C}$. L'espressione per il guadagno diventa:

$$A_V(\omega) = -\frac{R_2}{R_1 + \frac{1}{j\omega C}} = -\frac{j\omega R_2 C}{1 + j\omega R_1 C}$$

Questo circuito implementa un **filtro passa-alto**.

- Il **guadagno ad alte frequenze** ($\omega \to \infty$) viene limitato al rapporto delle due resistenze $A_{VMAX} = -\frac{R_2}{R_1}$, proteggendo il circuito dal rumore.
- La **frequenza di taglio** vale $f_H = \frac{1}{2\pi R_1 C}$. A frequenze notevolmente inferiori a f_H, il circuito si comporta come un buon derivatore.

OSSERVAZIONE: Considerazioni sul Prodotto Guadagno-Banda (GBW)

Nei dispositivi reali il prodotto tra guadagno e banda dell'operazionale è costante (GBW, vedi la sezione seguente): con un guadagno ad anello chiuso $|A_{VMAX}| = \frac{R_2}{R_1}$, l'operazionale funziona correttamente solo fino a circa $f_{\max} \simeq \frac{\text{GBW}}{|A_{VMAX}|}$. Di conseguenza, un **guadagno massimo elevato** restringe la banda utile del filtro:

- passa-basso (integratore reale): la zona in cui il circuito integra correttamente, cioè fra f_L e $f_{\max}$, si riduce;
- passa-alto (derivatore reale): la banda passante, che va da f_H a $f_{\max}$, si riduce, perché $f_{\max}$ diminuisce all'aumentare del guadagno.

4.5 Caratteristiche reali degli Op-Amp

Un amplificatore operazionale reale si discosta dal modello ideale a causa di alcuni limiti fisici e tecnologici. I principali effetti sono tre:

1. **Capacità parassita in parallelo allo stadio di guadagno $\Rightarrow$ effetto = filtro passa-basso (f_L)**

   Per il teorema di Miller, il guadagno differenziale diventa dipendente dalla frequenza. Considerando l'ampiezza (modulo), si ha:

   $$A_d(\omega) = \frac{A_0}{\sqrt{1 + \left(\frac{\omega}{\omega_0}\right)^2}}$$

   dove A_0 è il guadagno in continua (o a centro-banda).

OSSERVAZIONE: Esempio: amplificatore non invertente

Nel circuito non invertente la tensione al morsetto invertente è $V_- = \frac{R_1}{R_1+R_2} V_{out} \equiv \beta V_{out}$ e $V_+ = V_S$. Da cui si ottiene $V_{out} = \frac{A_d}{1+\beta A_d} V_S$. Questo comporta due conseguenze fondamentali:

⇒ **Guadagno massimo:** $A_M = \frac{A_0}{1+\beta A_0} < A_0$ = guadagno di centro-banda
⇒ **Frequenza di taglio:** $f_L = f_0(1+\beta A_0) > f_0$ = frequenza del filtro

⇒ **invarianza del prodotto GBW:**

$$GBW = A_M \cdot f_L = A_0 \cdot f_0 = \text{invariante}$$

2. **Capacità parassita + corrente limitata in uscita ⇒ effetto = slew-rate**

   La corrente limitata in uscita ($I_C < \infty$) combinata alla capacità parassita impone che:

   $$C\frac{dV_C}{dt} = I_C < \infty \implies \frac{dV_C}{dt} < \infty$$

   La tensione ai capi della capacità dello stadio di guadagno non può quindi variare istantaneamente, e questo limite si trasmette agli stadi successivi: V_{out} può variare solo con una pendenza finita. La massima pendenza ottenibile si chiama **slew-rate** (tipicamente espressa in V/μs):

   $$SR = \max\left(\frac{dV_{out}}{dt}\right)$$



Figura 4.16: Effetto dello slew-rate: a fronte di una variazione istantanea a gradino (in grigio), l'uscita (in verde) non potendo variare istantaneamente si adegua con una pendenza limitata, assumendo una caratteristica forma trapezoidale.

3. **Asimmetria nei transistor dello stadio di ingresso ⇒ effetto = Offset di $\sim 10^{-1}$ mV su V_d**

   In un Op-Amp ideale, applicando 0 V ad entrambi i morsetti ($V_d = 0$), ci si aspetta che l'uscita sia esattamente nulla. Nella realtà, il primo stadio interno di amplificazione è costituito da una coppia differenziale di transistor. Essendo fisicamente impossibile costruire due componenti in silicio identici al 100%, ci sarà sempre una microscopica asimmetria costruttiva.

   Tale asimmetria fa sì che i due rami del circuito conducano correnti lievemente diverse anche a riposo. L'amplificatore interpreta questo squilibrio interno come se ci fosse un segnale, finendo per amplificarlo e producendo in uscita una tensione diversa da zero (talvolta sufficiente a mandare il dispositivo in saturazione).

   Per modellare questo difetto, si immagina di porre in serie ad uno dei morsetti di un Op-Amp ideale un piccolo generatore di tensione continuo fittizio (una sorta di "batteria"). Questo errore è definito **Tensione di Offset** (V_{os}) ed ha tipicamente un valore di circa 10^{-1} mV. A livello pratico, V_{os} rappresenta l'esatta differenza di potenziale che si dovrebbe applicare volontariamente tra gli ingressi per riuscire a compensare lo squilibrio e forzare l'uscita a 0 V.

4.6 Altri amplificatori con Op-Amp

6. Amplificatore Invertente 2.0 (con Rete a T)




Figura 4.17: Amplificatore invertente con retroazione a rete a T.

TEOREMA: Analisi Invertente con Rete a T

Risolvendo la maglia di retroazione considerando la massa virtuale ($V_- = 0$), la corrente di ingresso è $I_S = V_S/R$. Questa scorre interamente verso il nodo **a**, portandolo a un potenziale $V_a = -V_S$. Al nodo **a** la corrente I_S si divide fra R' (verso massa) e la resistenza R verso l'uscita:

$$I' = \frac{V_a}{R'} = -\frac{V_S}{R'}, \qquad I = I_S - I' = \frac{V_S}{R} + \frac{V_S}{R'}$$

$$V_{out} = V_a - R\,I = -V_S - V_S - \frac{R}{R'}V_S \implies A_V = -\left(2 + \frac{R}{R'}\right)$$

Differenze con l'amplificatore invertente base (circuito 1):

* **Guadagno minimo:** In questa configurazione $|A_V| \geq 2$, mentre nel circuito base può essere anche $|A_V| < 1$.
* **Impedenza di ingresso:** in entrambi i casi è pari alla resistenza d'ingresso ($Z_{in} = R$ qui, $Z_{in} = R_1$ nel circuito base). Nel circuito base, però, per avere un'impedenza d'ingresso alta *e* un guadagno alto servirebbe una R_2 enorme; con la rete a T il guadagno si alza riducendo R', senza usare resistenze di valore elevato.
* **Proporzionalità:** Aumentando R, il modulo del guadagno A_V aumenta ($A_V(R \uparrow) \uparrow$); nel circuito base, aumentando la resistenza di ingresso R_1, il guadagno diminuisce ($A_V(R_1 \uparrow) \downarrow$).

7. Amplificatore non invertente 2.0 (NIC)




Figura 4.18: Convertitore di Impedenza Negativa (NIC).

TEOREMA: Analisi del NIC

Questa topologia implementa una retroazione combinata, positiva (attraverso R_3) e negativa (attraverso R_2). Il guadagno in tensione rimane lo stesso del non invertente standard:

$$A_V = \frac{R_1 + R_2}{R_1}$$

Differenze con l'amplificatore non invertente base (circuito 2):

* **Impedenza di ingresso:** Nel circuito base $Z_{in} = \infty$. Nel NIC, a causa della retroazione positiva, il generatore V_S "vede" una resistenza equivalente negativa:

$$Z_{in} = -\frac{R_1 R_3}{R_2}$$

⇒ **Nota sulla potenza:** Poiché l'impedenza equivalente vista dal generatore è negativa, la corrente fluisce verso V_S. Ciò significa che il **generatore assorbe potenza attiva**, la quale viene compensata e fornita dalle alimentazioni dell'operazionale (V_{CC} e V_{EE}).

8. Amplificatore invertente di corrente




Figura 4.19: Amplificatore invertente di corrente.

TEOREMA: Analisi dell'Amplificatore Invertente di Corrente

Questo circuito riceve un segnale in corrente (I_S) e lo amplifica, erogandolo sul carico R_L.
Comportamento ideale vs reale:

* **Ideale:** il circuito è un amplificatore di corrente perfetto, con $Z_{in} = 0$ (l'ingresso è una massa virtuale) e $Z_{out} = \infty$ (la corrente I_{out} non dipende da R_L).
* **Reale:** il comportamento ideale vale per qualunque $R_L \geq 0$ purché l'operazionale resti in zona lineare: al crescere di R_L cresce la tensione richiesta in uscita, e se l'operazionale satura la corrente non è più quella calcolata.

Derivazione del guadagno: Per il principio della massa virtuale ($V_- = 0$), l'intera corrente I_S è costretta a fluire attraverso R_1, per cui $I_1 = I_S$. Valutando le tensioni dal nodo invertente verso massa, le cadute su R_1 ed R_2 obbediscono alla relazione:

$$R_1 I_1 + R_2 I_2 = 0$$

Applicando la legge di Kirchhoff ai nodi (KCL) al nodo intermedio tra R_1 ed R_2, la corrente I_{out} proveniente dal carico si somma ad I_1:

$$I_{out} = I_2 - I_1$$

Sostituendo $I_2 = -I_1 \frac{R_1}{R_2}$ e ricordando che $I_1 = I_S$, si ricava il guadagno in corrente A_I:

$$A_I = \frac{I_{out}}{I_S} = -\frac{R_1 + R_2}{R_2}$$

4.7 Teoria della Retroazione (Feedback)




Figura 4.20: Schema di un amplificatore con retroazione e diagramma a blocchi dell'anello di controllo.

La tensione differenziale V_d dipende dalla tensione di uscita V_{out} attraverso la rete di retroazione:

$$V_d = V_S - \frac{R_1}{R_1 + R_2} V_{\text{out}}$$

In un anello di controllo si definiscono formalmente i seguenti parametri [1]:

- A **(guadagno diretto)**: rapporto tra uscita e ingresso in assenza di retroazione;
- β **(fattore di retroazione, *feedback*)**: quota del segnale di uscita rinviata al nodo sommatore.

La relazione fondamentale al nodo sommatore è:

$$x_{\text{in}} = x_S - \beta\, x_{\text{out}}$$

Analisi iterativa dell'anello di controllo

Analizzando l'evoluzione del sistema come successione discreta di stati, si ricava:

- $x_{\text{in}}(0) = x_S, \qquad x_{\text{out}}(0) = A\,x_{\text{in}}(0) = A\,x_S$
- $x_{\text{in}}(1) = x_S - \beta\,x_{\text{out}}(0), \qquad x_{\text{out}}(1) = A\,x_{\text{in}}(1)$
- $\vdots$
- $x_{\text{in}}(n) = x_S - \beta\,x_{\text{out}}(n-1), \qquad x_{\text{out}}(n) = A\,x_{\text{in}}(n)$

Assumendo che la successione converga, ovvero $\lim_{n\to\infty} x_{\text{out}}(n) = x_{\text{out}} < \infty$, in regime stazionario si ha $x_{\text{out}}(n-1) \simeq x_{\text{out}}(n)$. La condizione di equilibrio fornisce allora la **formula fondamentale del guadagno con retroazione**:

$$x_{\text{out}} = A\,(x_S - \beta\,x_{\text{out}}) \qquad \Longrightarrow \qquad \boxed{x_{\text{out}} = x_S\,\frac{A}{1+\beta A}}$$

Condizioni di stabilità dell'anello

Se $A > 0$ e $\beta A < -1$, la successione degli stati è *divergente*:

- **Crescente** (divergenza verso $+\infty$) se $A\,x_S > 0$.
- **Decrescente** (divergenza verso $-\infty$) se $A\,x_S < 0$.

OSSERVAZIONE: Interpretazione fisica della divergenza

Il segnale esce irrimediabilmente dalla regione di linearità, portando l'amplificatore in saturazione, quando $x_{\text{out}}(n) \to \infty$. Tale divergenza si manifesta anche nella condizione di equilibrio nominalmente instabile $A\,x_S = 0$, poiché il rumore termico o ambientale è sufficiente ad innescare l'anello.


DEFINIZIONE: Rumore

Qualsiasi perturbazione di natura aleatoria in grado di alterare il segnale di ingresso.

In presenza di rumore, anche l'equilibrio $A\,x_S = 0$ è instabile: l'anello viene innescato da fluttuazioni termiche o ambientali. La condizione **necessaria** affinché la successione sia convergente (e il sistema sia stabile) è pertanto:

$$\beta A > -1$$

OSSERVAZIONE: Interpretazione geometrica della stabilità



Le due equazioni da intersecare graficamente sono:

- $x_{\text{out}} = A\,x_{\text{in}}$: caratteristica dell'amplificatore (pendenza A).
- $x_{\text{out}} = x_S/\beta - x_{\text{in}}/\beta$: retta di carico (pendenza $-1/\beta$).

Classificazione delle intersezioni (per $A > 0$):

- $\beta > 0,\ \beta A \leq -1$: condizione impossibile ($\beta > 0$ e $\beta A \leq -1$ sono incompatibili per $A > 0$) $\Rightarrow$ **nessuna soluzione reale**.
- $\beta < 0,\ \beta A \leq -1 \Rightarrow \beta \leq -1/A < 0 \Rightarrow -1/\beta \leq A$: **1 o 3 intersezioni** (con punti in saturazione).
- $\beta > 0,\ \beta A > -1 \Rightarrow \beta > 0 > -1/A \Rightarrow -1/\beta < A$: **1 intersezione** (in regione lineare o di saturazione).
- $\beta < 0,\ \beta A > -1 \Rightarrow 0 > \beta > -1/A \Rightarrow -1/\beta > A$: **1 intersezione** (in regione lineare o di saturazione).

Nota

La pendenza della retta di carico è $-1/\beta$; se $\beta < 0$ la pendenza è positiva, il che riflette la natura del feedback positivo.

4.8 Applicazione ai circuiti con l'Op-Amp

Caso ideale e condizione per il feedback negativo

Nel caso ideale in cui il guadagno differenziale sia infinito ($A_d \to +\infty$), la condizione di stabilità dell'anello $\beta > -1/A_d$ diviene semplicemente:


$$\beta > -\frac{1}{A_d} \xrightarrow{A_d \to +\infty} 0$$

Geometricamente, ciò equivale a richiedere che la retta di carico abbia *pendenza negativa* (poiché $-1/\beta < 0$ quando $\beta > 0$). Si configura dunque un sistema con **feedback negativo**, in cui il segnale al nodo sommatore è:


$$x_{\text{in}} = x_S - |\beta|\,x_{\text{out}}$$

Al contrario, quando $\beta < 0$ la retroazione è *positiva* e la pendenza della retta di carico è positiva: il sistema risulta instabile in zona lineare e si porta necessariamente in saturazione.

Per chiarire il ruolo del segno di β, analizziamo due configurazioni fondamentali dell'amplificatore operazionale.



(a) Amplificatore non invertente: feedback **negativo** ($\beta > 0$).



(b) Trigger di Schmitt invertente: feedback **positivo** ($\beta < 0$).

Esempio 1: Amplificatore non invertente (feedback negativo)
Il partitore formato da R_1 ed R_2 riporta una frazione dell'uscita al terminale invertente (V_-). La tensione differenziale vale:

$$V_d = V_+ - V_- = V_S - \frac{R_1}{R_1 + R_2} V_{out}$$

Il fattore di retroazione è pertanto $\beta = \dfrac{R_1}{R_1 + R_2} > 0$, e il feedback si definisce **negativo**: l'uscita viene sottratta dall'ingresso, stabilizzando il sistema.

Esempio 2: Trigger di Schmitt invertente (feedback positivo)
In questa configurazione il partitore R_1–R_2 riporta una frazione dell'uscita al terminale non invertente (V_+), mentre il segnale V_S è applicato al terminale invertente. La tensione differenziale diviene:

$$V_d = V_+ - V_- = \frac{R_1}{R_1 + R_2} V_{out} - V_S = -\left(V_S - \frac{R_1}{R_1 + R_2} V_{out}\right)$$

In questo caso il segno globale della retroazione è invertito: l'uscita viene sommata all'ingresso. Scrivendo $V_d = x_S - \beta V_{out}$ con $x_S = -V_S$, si riconosce un fattore $\beta = -\frac{R_1}{R_1+R_2} < 0$, e il feedback si definisce **positivo**.

> **OSSERVAZIONE: Non linearità del feedback positivo**
>
> Un sistema con feedback positivo è intrinsecamente instabile nella regione lineare dell'amplificatore: qualunque perturbazione (incluso il rumore termico) viene amplificata ad ogni ciclo dell'anello, provocando una crescita esponenziale del segnale fino alla saturazione. Il comportamento risultante (con un'uscita che commuta tra i due livelli di saturazione $\pm V_{\text{sat}}$) è quello di un comparatore con isteresi (circuito di Schmitt trigger), dal carattere spiccatamente non lineare. Per questo motivo, nelle applicazioni lineari si impiega esclusivamente il feedback negativo.

Proprietà del feedback negativo: desensibilizzazione del guadagno

Uno dei vantaggi fondamentali dell'anello di retroazione negativa è la ridotta sensibilità del guadagno complessivo alle fluttuazioni dei parametri costruttivi dei dispositivi attivi, i quali sono intrinsecamente soggetti a grande indeterminazione: $A \pm \sigma(A)$, con $\sigma(A)$ elevata.

L'idea è la seguente: *modificare il circuito* (aggiungendo la retroazione) in modo da *rendere il guadagno indipendente* dai parametri costruttivi che sono affetti da grande incertezza, e farlo dipendere esclusivamente da componenti passivi (resistori, la cui tolleranza è molto più stretta). Siano:

- $A = \left.\dfrac{V_{out}}{V_S}\right|_{\beta=0}$: guadagno *open-loop* (senza retroazione);
- $A_f = \left.\dfrac{V_{out}}{V_S}\right|_{\beta>0} = \dfrac{A}{1+\beta A} = A\,(1+\beta A)^{-1}$: guadagno *closed-loop* (con retroazione applicata).

Calcoliamo ora la sensibilità del guadagno A_f rispetto a variazioni di A. La derivata parziale è:

$$\frac{\partial A_f}{\partial A} = \frac{\partial}{\partial A}\left(\frac{A}{1+\beta A}\right) = \frac{(1+\beta A) - A\,\beta}{(1+\beta A)^2} = \frac{1}{(1+\beta A)^2}$$

L'incertezza assoluta sul guadagno ad anello chiuso vale pertanto:

$$\sigma(A_f) = \left|\frac{\partial A_f}{\partial A}\right| \sigma(A) = \frac{\sigma(A)}{(1+\beta A)^2}$$

Possiamo riscriverla evidenziando l'incertezza relativa open-loop:

$$\sigma(A_f) = \frac{A}{(1+\beta A)^2} \cdot \frac{\sigma(A)}{A} = \underbrace{\frac{A}{1+\beta A}}_{=A_f} \cdot \underbrace{\frac{1}{1+\beta A}}_{\text{desensibilizzazione}} \cdot \frac{\sigma(A)}{A}$$

Dividendo per A_f si ottiene l'**incertezza relativa** del guadagno con retroazione:

$$\boxed{\sigma_{\text{rel}}(A_f) = \frac{\sigma(A_f)}{A_f} = \frac{1}{1+\beta A}\,\sigma_{\text{rel}}(A)}$$

Il termine $\dfrac{1}{1+\beta A}$ è il **fattore di desensibilizzazione del guadagno**: per $\beta A \gg 1$ l'incertezza relativa viene drasticamente ridotta.

> **OSSERVAZIONE: Approssimazione del guadagno ad anello chiuso**
>
> Anche se il guadagno diretto A è fortemente indeterminato, l'unica conseguenza è un modesto scostamento dal valore ideale $A_f \approx 1/\beta$. Il grado di accuratezza di A_f è stabilito principalmente dalla tolleranza dei componenti passivi che definiscono β, e non dalle fluttuazioni di A.

Proprietà del feedback negativo: adattamento delle impedenze

Oltre a stabilizzare il guadagno, la retroazione modifica le impedenze di ingresso e di uscita del circuito — indicate rispettivamente con $Z_{in,F}$ e $Z_{out,F}$ (il pedice F sta per *Feedback*) — rispetto a quelle dell'amplificatore privo di reazione (Z_{in} e Z_{out}).




Figura 4.21: Modello dell'amplificatore con retroazione (topologia tensione-tensione): campionamento in parallelo all'uscita, reinserzione in serie all'ingresso.

Per la **topologia tensione-tensione** (campionamento in parallelo sull'uscita, reinserzione in serie all'ingresso), le impedenze si modificano come segue.

Impedenza d'ingresso reazionata. L'impedenza dell'amplificatore senza retroazione è $Z_{in} = V_{in}/I_S$. Con la retroazione, la tensione ai capi dell'ingresso del sorgente è $V_S = V_{in} + \beta V_{out}$. Poiché $V_{out} = AV_{in}$:

$$V_S = V_{in}(1+\beta A) \qquad \Longrightarrow \qquad Z_{in,F} = \frac{V_S}{I_S} = \frac{V_{in}(1+\beta A)}{I_S} = Z_{in}\,(1+\beta A) \gg Z_{in} \quad \text{per } \beta A \gg 1$$

Impedenza d'uscita reazionata. Per calcolare $Z_{out,F}$ si applica un generatore di test all'uscita con sorgente spenta ($V_S = 0$):

$$Z_{out,F} = \frac{V_{out}}{I_{out}}$$

Con $V_S = 0$ la rete di retroazione impone $V_{in} = -\beta V_{out}$, quindi il generatore interno vale $AV_{in} = -\beta A\, V_{out}$. La corrente entrante nell'uscita attraversa Z_{out}:

$$I_{out} = \frac{V_{out} - AV_{in}}{Z_{out}} = \frac{V_{out}(1+\beta A)}{Z_{out}} \qquad \Longrightarrow \qquad Z_{out,F} = \frac{Z_{out}}{1+\beta A} \ll Z_{out} \quad \text{per } \beta A \gg 1$$

In sintesi, la retroazione tensione-tensione avvicina il circuito al comportamento di un **generatore di tensione ideale pilotato in tensione**: l'impedenza d'ingresso tende a infinito ($Z_{in,F} \to \infty$) e quella d'uscita tende a zero ($Z_{out,F} \to 0$).

Esempio: amplificatore non invertente con Op-Amp ideale

Verifichiamo le proprietà generali sull'amplificatore non invertente con $A_d \to \infty$ (caso limite ideale), in cui valgono il Cortocircuito Virtuale (CCV) e la condizione $Z_{in} \to \infty$.




Figura 4.22: Amplificatore non invertente con retroazione: schema completo con impedenza d'uscita Z_{out} e carico R_L. Nel limite ideale $A_d \to \infty$ si applicano le proprietà del CCV.

Con $A_d \to \infty$ e il Cortocircuito Virtuale ($V_+ = V_-$, $I_S = 0$):

- **Impedenza d'ingresso:** $Z_{in,F} = \dfrac{V_S}{I_S} \to \infty$, poiché nel CCV la corrente assorbita dall'ingresso è nulla ($I_S = 0$).
- **Guadagno:** dal partitore di tensione al morsetto invertente si ha $V_- = \dfrac{R_1}{R_2 + R_1}\, V_{out}$. Imponendo il CCV ($V_- = V_+ = V_S$):

$$V_S = \frac{R_1}{R_2 + R_1}\, V_{out} \qquad \Longrightarrow \qquad V_{out} = \left(1 + \frac{R_2}{R_1}\right) V_S$$

- **Impedenza d'uscita:** $Z_{out,F} \to 0$, poiché la tensione d'uscita è forzata dal CCV al valore $V_{out} = (1 + R_2/R_1)\, V_S$ *indipendentemente* dal carico: variando R_L cambia la corrente I_{out} ma non V_{out}, cioè $\Delta V_{out}/\Delta I_{out} = 0$. L'uscita si comporta quindi come un generatore di tensione ideale, con impedenza d'uscita nulla (coerente con $Z_{out,F} = Z_{out}/(1 + \beta A_d) \to 0$).

Nota

Con le altre topologie si ottengono adattamenti diversi. Ad esempio, con la topologia corrente-corrente (campionamento in serie sull'uscita, reinserzione in parallelo all'ingresso), adatta a una sorgente di corrente, la retroazione *riduce* l'impedenza d'ingresso e *aumenta* quella d'uscita: $Z_{in,F} = Z_{in}/(1+\beta A)$, $Z_{out,F} = Z_{out}(1+\beta A)$. Il circuito si avvicina così a un amplificatore di corrente ideale ($Z_{in} \to 0$, $Z_{out} \to \infty$), come l'amplificatore invertente di corrente visto sopra.

Riepilogo del Capitolo

IMPORTANTE

Il **Cortocircuito Virtuale** (conseguenza del Teorema di Miller applicato al limite $A_d \to \infty$) rende immediato il calcolo del guadagno di qualunque configurazione con operazionale, mentre la teoria della retroazione ($x_{out} = x_S\, A/(1+\beta A)$) ne spiega la stabilità, la desensibilizzazione del guadagno e l'adattamento delle impedenze.

Nota

Formule fondamentali:

- **Cortocircuito Virtuale (CCV):** $V_+ = V_-$, correnti nulle nei terminali d'ingresso (sezione 4.3).
- **Invertente / Non invertente:** $A_V = -R_2/R_1 \quad / \quad A_V = 1 + R_2/R_1$.
- **Guadagno con retroazione:** $x_{out} = x_S \dfrac{A}{1+\beta A}$; condizione di stabilità $\beta A > -1$.
- **Desensibilizzazione del guadagno:** $\sigma_{rel}(A_f) = \dfrac{1}{1+\beta A}\, \sigma_{rel}(A)$.
- **Impedenze reazionate (topologia tensione-tensione):** $Z_{in,F} = Z_{in}(1+\beta A)$, $Z_{out,F} = Z_{out}/(1+\beta A)$.
- **Teorema di Miller** (richiamato dal sezione 3.4.5): $Z_{in} = Z/(1-A)$, $Z_{out} = \dfrac{A}{A-1} Z$.

Capitolo 5. Trasformata di Laplace e Diagrammi di Bode

In questo capitolo viene introdotta la **trasformata di Laplace**, uno strumento matematico fondamentale per l'analisi dei circuiti lineari nel dominio della frequenza complessa. Successivamente, viene mostrato come costruire i **diagrammi di Bode**, che permettono di visualizzare in modo intuitivo il comportamento in frequenza di un circuito o di un sistema.

5.1 La Trasformata di Laplace

5.1.1 Definizione e semipiano di convergenza

La trasformata di Laplace è un'operazione integrale che mappa una funzione del tempo $f(t)$ (definita per $t \geq 0$) in una funzione $\tilde{f}(s)$ della variabile complessa $s \in \mathbb{C}$:

IMPORTANTE

$$\tilde{f}(s) = \mathcal{L}\{f(t)\} = \int_0^{+\infty} e^{-st} f(t)\, dt$$

Il nucleo dell'integrale è $k(s,t) = e^{-st}$, con $s = \sigma + j\omega$ variabile complessa. Questa trasformata è la più generale di una famiglia di trasformate integrali: la **trasformata di Fourier** ne è un caso particolare, ottenuta restringendo la valutazione sull'asse immaginario, ovvero ponendo $s = j\omega$ con $\omega \in \mathbb{R}$.

La funzione $f(t)$ è assunta *causale*, cioè $f(t) = 0$ per $t < 0$, il che giustifica il limite inferiore 0 nell'integrale.

Convergenza dell'integrale. L'integrale di Laplace non converge per ogni $s \in \mathbb{C}$. Supponiamo che $\exists\, s_0 = \sigma_0 + j\omega_0$ tale che $\tilde{f}(s_0)$ esista finita. Allora:

$$|\tilde{f}(s_0)| \leq \int_0^{+\infty} e^{-\sigma_0 t} |f(t)|\, dt < +\infty$$

Per ogni s con $\mathrm{Re}(s) = \sigma \geq \sigma_0$, si ha $e^{-\sigma t} \leq e^{-\sigma_0 t}$, dunque:

$$|\tilde{f}(s)| \leq \int_0^{+\infty} e^{-\sigma t} |f(t)|\, dt \leq \int_0^{+\infty} e^{-\sigma_0 t} |f(t)|\, dt < +\infty$$

Esiste quindi un valore $\overline{\sigma}$ (detto **ascissa di convergenza**) tale che l'integrale converge per ogni s con $\mathrm{Re}(s) > \overline{\sigma}$, e diverge per $\mathrm{Re}(s) < \overline{\sigma}$. Il luogo dei punti in cui la trasformata è definita si chiama **semipiano di convergenza**.




Figura 5.1: Semipiano di convergenza: la trasformata di Laplace è definita nella regione tratteggiata, ovvero per $\mathrm{Re}(s) > \overline{\sigma}$.

Esempi di ascissa di convergenza:

- $f(t) = a_n t^n + \cdots + a_0$ (polinomio) $\Rightarrow\ \overline{\sigma} = 0$
- $f(t) = e^{at}\ \Rightarrow\ \overline{\sigma} = a$
- $f(t) = e^{-bt^2}$ con $b > 0\ \Rightarrow\ \overline{\sigma} = -\infty$ (la trasformata esiste su tutto $\mathbb{C}$)
- $f(t) = e^{ct^2}$ con $c > 0\ \Rightarrow\ \overline{\sigma} = +\infty$ (la trasformata non esiste in alcun punto)

5.1.2 Proprietà fondamentali

Linearità

La trasformata di Laplace è un operatore lineare: dati $a_1, a_2 \in \mathbb{C}$ e due funzioni $f_1(t), f_2(t)$,

$$\mathcal{L}\{a_1 f_1(t) + a_2 f_2(t)\} = a_1 \mathcal{L}\{f_1(t)\} + a_2 \mathcal{L}\{f_2(t)\}$$

Analiticità

Nel semipiano di convergenza, $\tilde{f}(s)$ è una funzione analitica (olomorfa) di s. Ciò si verifica derivando sotto il segno di integrale:

$$\frac{d\tilde{f}}{ds} = \frac{d}{ds}\int_0^{+\infty} e^{-st} f(t)\, dt = -\int_0^{+\infty} t\, f(t)\, e^{-st}\, dt = -\mathcal{L}\{t\, f(t)\}$$

Iterando:

$$\frac{d^n \tilde{f}}{ds^n} = (-1)^n \mathcal{L}\{t^n f(t)\}$$

Poiché tutte le derivate esistono, $\tilde{f}(s)$ è analitica. Le eventuali singolarità si trovano dunque a sinistra del semipiano di convergenza (o al più sulla sua frontiera).

Traslazione in frequenza

Se $f(t) \xrightarrow{\mathcal{L}} \tilde{f}(s)$, allora per ogni $a \in \mathbb{C}$:

$$\mathcal{L}\{e^{at} f(t)\} = \tilde{f}(s - a)$$

L'ascissa di convergenza di $e^{at} f(t)$ vale $\overline{\sigma} + \mathrm{Re}(a)$.

Traslazione temporale

Per $t_0 > 0$ e f causale (quindi $f(t - t_0) = 0$ per $t < t_0$):

$$\mathcal{L}\{f(t-t_0)\} = \int_{t_0}^{+\infty} f(t-t_0)e^{-st}\,dt \overset{\tau=t-t_0}{=} \int_0^{+\infty} f(\tau)e^{-s(\tau+t_0)}\,d\tau = e^{-st_0}\tilde{f}(s)$$

Convoluzione

Siano $f(t)$ e $g(t)$ due funzioni causali. Nel semipiano intersezione dei semipiani di convergenza di f e g, la trasformata della loro convoluzione è il prodotto delle trasformate:

$$\mathcal{L}\{f * g\} = \tilde{f}(s) \cdot \tilde{g}(s)$$

Derivazione nel tempo

Per una funzione $f \in C^1(\mathbb{R}^+)$, integrando per parti:

$$\mathcal{L}\{f'(t)\} = s\tilde{f}(s) - f(0^+)$$

La derivazione nel tempo corrisponde a una moltiplicazione per s nel dominio di Laplace, convertendo equazioni differenziali in equazioni algebriche.

Integrazione nel tempo

In modo duale, l'integrazione nel tempo corrisponde alla divisione per s:

$$\mathcal{L}\left\{\int_0^t f(t')\,dt'\right\} = \frac{\tilde{f}(s)}{s}$$


5.1.3 Trasformate notevoli

Funzione del tempo $f(t)$	**Trasformata di Laplace $\tilde{f}(s)$**
$\delta(t)$ (impulso di Dirac)	1
$u(t) = 1$ (gradino unitario)	$\dfrac{1}{s}$
t^n	$\dfrac{n!}{s^{n+1}}$
e^{at}	$\dfrac{1}{s-a}$
$\cos(\omega t)$	$\dfrac{s}{s^2+\omega^2}$
$\sin(\omega t)$	$\dfrac{\omega}{s^2+\omega^2}$
$f'(t)$	$s\tilde{f}(s) - f(0^+)$

Tabella 5.1: Principali coppie di trasformate di Laplace.

5.1.4 Applicazione: risoluzione di un circuito RC

Consideriamo il seguente circuito RC: alla chiusura dell'interruttore, il condensatore si carica attraverso la resistenza R.



Scrivendo la LKT sulla maglia con $\tau = RC$:

$$\dot{V}_{\text{out}} + \frac{1}{\tau} V_{\text{out}} = \frac{V_0}{\tau}, \qquad V_{\text{out}}(0^+) = \frac{Q(0)}{C}$$

Applicando la trasformata di Laplace (e usando $\mathcal{L}\{\dot{V}_{\text{out}}\} = s\tilde{V}_{\text{out}} - V_{\text{out}}(0^+)$):

$$\left(s + \frac{1}{\tau}\right)\tilde{V}_{\text{out}} = \frac{V_0}{\tau s} + V_{\text{out}}(0^+) \quad \Longrightarrow \quad \tilde{V}_{\text{out}} = V_0\left[\frac{1}{s} - \frac{1}{s+\frac{1}{\tau}}\right] + \frac{V_{\text{out}}(0^+)}{s+\frac{1}{\tau}}$$

Antitrasformando con la coppia $\mathcal{L}^{-1}\left\{\frac{1}{s-a}\right\} = e^{at}$:

$$V_{\text{out}}(t) = V_0\left(1 - e^{-t/\tau}\right) + V_{\text{out}}(0^+)\, e^{-t/\tau}$$

Il primo termine è la *risposta forzata* (carica verso V_0), il secondo è la *risposta libera* (scarica delle condizioni iniziali), entrambe con costante di tempo $\tau = RC$.

5.2 Impedenze Generalizzate e Funzione di Trasferimento


5.2.1 Impedenze nel dominio di Laplace

Applicando la trasformata di Laplace (con condizioni iniziali nulle) alle leggi costitutive dei componenti si ottengono le **impedenze generalizzate**: $Z_R = R$, $Z_C = \frac{1}{sC}$, $Z_L = sL$.

5.2.2 Funzione di trasferimento

La **funzione di trasferimento** $\tilde{A}(s) = \frac{\tilde{V}_{\text{out}}(s)}{\tilde{V}_{\text{in}}(s)}$ descrive il comportamento del sistema. È una funzione razionale i cui poli p_k (zeri del denominatore) devono avere $\text{Re}(p_k) < 0$ per garantire la stabilità del sistema.

- **Filtro passa-basso RC:** $\tilde{A}(s) = \frac{1}{1+sRC}$ — polo del 1° ordine in $s = -1/\tau$.
- **Filtro passa-alto RC:** $\tilde{A}(s) = \frac{sRC}{1+sRC}$ — zero in $s = 0$, polo in $s = -1/\tau$.
- **Circuito integratore** (Op-Amp con retroazione capacitiva):



La funzione di trasferimento è $\tilde{A}(s) = -\frac{R_2}{R_1} \cdot \frac{1}{1+sR_2C}$. Nel limite $R_2 \to \infty$ si ottiene l'integratore ideale:

$$\tilde{A}(s) \xrightarrow{R_2 \to \infty} -\frac{1}{sR_1C} \quad \Longrightarrow \quad V_{\text{out}}(t) = -\frac{1}{R_1C}\int_{t_0}^{t} V_s(t')\, dt'$$

5.3 Diagrammi di Bode

I **diagrammi di Bode** sono grafici in scala semilogaritmica che rappresentano il modulo e la fase della funzione di trasferimento $\tilde{A}(j\omega)$ in funzione della frequenza angolare ω. Sono uno strumento essenziale per la progettazione e l'analisi dei circuiti in frequenza.

5.3.1 Costruzione dei diagrammi asintotici

Data la funzione di trasferimento in forma fattorizzata:

$$\tilde{A}(s) = K\frac{\prod_k (s - z_k)}{\prod_k (s - p_k)}$$

valutata sull'asse immaginario ($s = j\omega$):

$$A(j\omega) = K\frac{\prod_k (j\omega - z_k)}{\prod_k (j\omega - p_k)}$$

Il **diagramma di Bode in ampiezza** rappresenta:

$$A_{\text{dB}}(\omega) = 20\log_{10}|A(j\omega)| = 20\log_{10}|K| + \sum_k 20\log_{10}|j\omega - z_k| - \sum_k 20\log_{10}|j\omega - p_k|$$

Il contributo di ogni fattore si analizza separatamente; i risultati si sommano grazie alla linearità del logaritmo.

Contributo di uno zero reale di ordine m_k in $s = \sigma_k < 0$

$$|j\omega - \sigma_k| = \sqrt{\omega^2 + \sigma_k^2}$$

- Per $\omega \ll |\sigma_k|$: $\quad |j\omega - \sigma_k|^{m_k} \approx |\sigma_k|^{m_k}$ $\quad$ (costante)
- Per $\omega \gg |\sigma_k|$: $\quad |j\omega - \sigma_k|^{m_k} \approx \omega^{m_k}$ $\quad$ ($+20m_k$ dB/decade)

$\Rightarrow$ al passaggio della frequenza di rottura $\omega = |\sigma_k|$, la pendenza del diagramma di Bode **aumenta** di $+20\,m_k$ dB/decade (equivalente a $+6\,m_k$ dB/ottava).

Contributo di un polo reale di ordine n_k in $s = p_k < 0$

$$|j\omega - p_k|^{n_k} = \left(\sqrt{\omega^2 + p_k^2}\right)^{n_k}$$

- Per $\omega \ll |p_k|$: $\quad |j\omega - p_k|^{n_k} \approx |p_k|^{n_k}$ $\quad$ (costante)
- Per $\omega \gg |p_k|$: $\quad |j\omega - p_k|^{n_k} \approx \omega^{n_k}$ $\quad$ ($-20n_k$ dB/decade)

$\Rightarrow$ al passaggio della frequenza di rottura $\omega = |p_k|$, la pendenza del diagramma di Bode **diminuisce** di $20\,n_k$ dB/decade (varia di $-20\,n_k$ dB/decade).

Contributo sulla fase

Il **diagramma di Bode in fase** rappresenta:


$$\phi(\omega) = \arg A(j\omega) = \arg(K) + \sum_k \arg(j\omega - z_k) - \sum_k \arg(j\omega - p_k)$$

- **Zero reale negativo** $z_k < 0$: la fase varia da 0 a $+\frac{\pi}{2}\, m_k$ attraversando $\omega = |z_k|$. Variazione totale: $+\frac{\pi}{2}\, m_k$.
- **Polo reale negativo** $p_k < 0$: la fase varia da 0 a $-\frac{\pi}{2}\, n_k$ attraversando $\omega = |p_k|$. Variazione totale: $-\frac{\pi}{2}\, n_k$.
- **Zero reale positivo** $z_k > 0$ (sistema a fase non minima): la variazione di fase è $-\frac{\pi}{2}\, m_k$ (opposta a quella di uno zero negativo).

5.3.2 Esempi di diagrammi di Bode


Filtro passa-basso: $\tilde{A}(s) = \dfrac{1}{1 + sRC}$

Polo in $s = -\frac{1}{\tau}$ con $\tau = RC$. Per $\omega < \frac{1}{\tau}$ il modulo è circa 0 dB; per $\omega > \frac{1}{\tau}$ il modulo cala di -20 dB/decade. Alla frequenza di taglio $\omega = \frac{1}{\tau}$ il modulo vale -3 dB e la fase vale $-45°$.



Filtro passa-alto: $\tilde{A}(s) = \dfrac{sRC}{1 + sRC}$


Zero in $s = 0$, polo in $s = -\frac{1}{\tau}$. Per $\omega \ll \frac{1}{\tau}$ il modulo cresce con $+20$ dB/decade; per $\omega \gg \frac{1}{\tau}$ il modulo è circa 0 dB.



Filtro passa-banda

$$\tilde{A}(s) = K \frac{sR_1C_1}{(1 + sR_1C_1)(1 + sR_2C_2)}$$

Supponendo $\frac{1}{R_1C_1} \ll \frac{1}{R_2C_2}$: la banda passante è compresa tra le due frequenze di taglio e in banda il modulo vale $|K|$ (nei grafici $K = 1$, cioè 0 dB). A sinistra di $\frac{1}{R_1C_1}$ il diagramma cresce con +20 dB/decade (effetto dello zero in $s = 0$); a destra di $\frac{1}{R_2C_2}$ cala con −20 dB/decade. La fase parte da +90° (zero nell'origine), è circa 0° in banda e tende a −90° ad alta frequenza.



Riepilogo del Capitolo e Trasformata di Laplace

La **Trasformata di Laplace** è uno strumento matematico fondamentale per l'analisi dei circuiti, poiché converte equazioni differenziali nel dominio del tempo t in equazioni algebriche nel dominio della variabile complessa s.

DEFINIZIONE: Definizione e Convergenza

La trasformata di Laplace di una funzione $f(t)$ è definita come:

$$\tilde{f}(s) = \mathcal{L}\{f(t)\} = \int_0^{+\infty} f(t)\, e^{-st}\, dt$$

con $s \in \mathbb{C}$ appartenente al semipiano di convergenza. Se esiste $s_0 = \sigma_0 + j\omega_0$ tale per cui l'integrale converge (ossia $|\tilde{f}(s_0)| \leq \int_0^{\infty} \exp(-\sigma_0 t)|f(t)|dt < \infty$), allora la trasformata converge per ogni s con $\text{Re}(s) \geq \sigma_0$.

Nota

La Trasformata di Fourier è una restrizione della Trasformata di Laplace alla sola retta immaginaria ($s = j\omega$) del piano complesso.

Proprietà fondamentali

- **Linearità:** $\mathcal{L}\{\alpha_1 f_1(t) + \alpha_2 f_2(t)\} = \alpha_1 \mathcal{L}\{f_1(t)\} + \alpha_2 \mathcal{L}\{f_2(t)\}$
- **Convergenza:** Se $\tilde{f}(s_0)$ converge, allora $\tilde{f}(s)$ converge $\forall s \mid \text{Re}(s) \geq \sigma_0$.
- **Analiticità:** $\frac{d^n \mathcal{L}\{f\}}{ds^n} = (-1)^n \int_0^{\infty} t^n e^{-st} f(t) dt = (-1)^n \mathcal{L}\{t^n f(t)\}$ (se non presenta singolarità nel semipiano di convergenza).
- **Traslabilità:** $\mathcal{L}\{f(t)e^{at}\} = \tilde{f}(s-a)$
- **Convoluzione:** $\mathcal{L}\{(f*g)(t)\} = \tilde{f}(s) \cdot \tilde{g}(s)$, con $(f*g)(t) = \int_0^t f(\tau)g(t-\tau)\, d\tau$ (per funzioni causali)

Trasformate Notevoli

Funzione $f(t)$	**Trasformata** $\tilde{f}(s)$	**Funzione** $f(t)$	**Trasformata** $\tilde{f}(s)$
Impulso $\delta(t)$	1	Esponenziale e^{at}	$\frac{1}{s-a}$
Gradino 1	$\frac{1}{s}$	Coseno $\cos(\omega t)$	$\frac{s}{s^2+\omega^2}$
Rampa t	$\frac{1}{s^2}$	Seno $\sin(\omega t)$	$\frac{\omega}{s^2+\omega^2}$
Potenza t^n	$\frac{n!}{s^{n+1}}$	Derivata $F'(t)$	$s\tilde{F}(s) - F(0^+)$

Impedenze e Funzioni di Trasferimento

Nel dominio di Laplace, i componenti reattivi diventano impedenze dipendenti da s:

$$Z_C(s) = \frac{1}{sC} \qquad Z_L(s) = sL$$

Ad esempio, nel circuito RC **integratore (filtro passa-basso)**, con V_0 tensione d'ingresso e V_F tensione sul condensatore (condizioni iniziali nulle):

$$V_0 = RC\dot{V}_F + V_F \quad \xrightarrow{\text{Laplace}} \quad \tilde{V}_0(s) = sRC\tilde{V}_F(s) + \tilde{V}_F(s)$$

Da cui si ricavano le funzioni di trasferimento:

- **Filtro passa-basso**: $A_{LP}(s) = \frac{1}{1+sRC} = [1 + sRC]^{-1}$
- **Filtro passa-alto**: $A_{HP}(s) = \frac{sRC}{1+sRC} = \left[1 + (sRC)^{-1}\right]^{-1}$

Nota

Regole pratiche per i diagrammi di Bode asintotici:

- Ogni **polo reale negativo** p_k introduce, alla frequenza $\omega = |p_k|$:
  - variazione di pendenza di -20 dB/decade in ampiezza
  - variazione di fase di $-90°$
- Ogni **zero reale negativo** z_k introduce, alla frequenza $\omega = |z_k|$:
  - variazione di pendenza di $+20$ dB/decade in ampiezza
  - variazione di fase di $+90°$
- La frequenza alla quale il modulo vale -3 dB rispetto al valore di banda si chiama **frequenza di taglio**.
- Per un polo o uno zero reale semplice, il diagramma reale si discosta dall'asintotico di al massimo 3 dB, proprio alla frequenza di rottura (per ordine n lo scostamento è $3n$ dB). La fase asintotica si approssima con una retta che va da una decade prima a una decade dopo la frequenza di rottura.

Capitolo 6. Applicazioni non lineari degli Op-Amp

In questo capitolo si studiano le applicazioni degli amplificatori operazionali in regime **non lineare**, ottenuto utilizzando il **feedback positivo** anziché negativo. In queste configurazioni l'uscita dell'op-amp satura a uno dei due livelli (V_{OH} o V_{OL}) e non esiste un punto di lavoro lineare stabile. Le principali applicazioni sono i **comparatori** (con o senza isteresi) e i **generatori di forme d'onda**.

6.1 Comparatori

Un **comparatore** è un circuito che produce un'uscita a due livelli in funzione del confronto tra il segnale di ingresso V_S e una tensione di soglia V_{thr}. Utilizzando un op-amp con guadagno differenziale $A_d \to \infty$, l'uscita va immediatamente in saturazione:

- se $V_S > V_{\text{thr}} \Rightarrow V_d > 0 \Rightarrow V_{\text{out}} = V_{OH}$
- se $V_S < V_{\text{thr}} \Rightarrow V_d < 0 \Rightarrow V_{\text{out}} = V_{OL}$




Figura 6.1: Circuito di base di un comparatore.

Nota

Il comparatore semplice (senza isteresi) è molto sensibile al rumore: piccole oscillazioni di V_S attorno alla soglia causano commutazioni ripetute e indesiderate dell'uscita. Il Trigger di Schmitt risolve questo problema.

6.1.1 Trigger di Schmitt non invertente

Il **Trigger di Schmitt** è un comparatore con **isteresi**, realizzato portando una frazione dell'uscita sull'ingresso non invertente (feedback positivo). In questo modo esistono *due* soglie di commutazione distinte, V_{thr}^{+} e V_{thr}^{-}, che creano una zona morta immune al rumore.




Figura 6.2: Trigger di Schmitt in configurazione non invertente.


Le soglie di commutazione si trovano imponendo $V_d = V_+ = 0$ (istante di commutazione). Per il partitore su V_+:

$$V_+ = \frac{R_2 V_S + R_1 V_{\text{out}}}{R_1 + R_2} = 0 \quad \Longrightarrow \quad V_S = -\frac{R_1}{R_2} V_{\text{out}}$$

La soglia dipende quindi dallo stato dell'uscita:

- con $V_{\text{out}} = V_{OH} > 0$ l'uscita resta alta finché $V_S > V_{\text{thr}}^- = -\frac{R_1}{R_2} V_{OH} < 0$; quando V_S scende sotto questa soglia, l'uscita commuta a V_{OL};
- con $V_{\text{out}} = V_{OL} < 0$ l'uscita resta bassa finché $V_S < V_{\text{thr}}^+ = -\frac{R_1}{R_2} V_{OL} > 0$; quando V_S supera questa soglia, l'uscita commuta a V_{OH}.

Il ciclo di isteresi è percorso in senso **antiorario**: in alto verso sinistra, discesa in V_{thr}^-, in basso verso destra, salita in V_{thr}^+.



La zona verde è la **dead zone**: finché V_S oscilla all'interno di $[V_{\text{thr}}^-, V_{\text{thr}}^+]$, l'uscita non commuta. Aumentando R_2/R_1 si restringe la zona morta (soglie più vicine a zero); diminuendo R_2/R_1 si allarga.

6.1.2 Trigger di Schmitt invertente

Nella versione invertente, il segnale V_S è applicato al pin $-$ e il feedback positivo è portato sul pin $+$:





Figura 6.3: Trigger di Schmitt in configurazione invertente.

Ora $V_+ = \frac{R_1}{R_1+R_2} V_{\text{out}}$ e l'uscita commuta quando V_S attraversa questo valore. Con uscita alta la soglia è $V_{\text{thr}}^+ = \frac{R_1}{R_1+R_2} V_{OH} > 0$: quando V_S la supera l'uscita scende a V_{OL}. Con uscita bassa la soglia è $V_{\text{thr}}^- = \frac{R_1}{R_1+R_2} V_{OL} < 0$: quando V_S scende sotto di essa l'uscita torna a V_{OH}. Il ciclo di isteresi è percorso in senso **orario**:



IMPORTANTE

Confronto invertente / non invertente:

- **Non invertente**: il loop di isteresi è percorso in senso antiorario (↺); per V_S molto grande l'uscita è alta.
- **Invertente**: il loop di isteresi è percorso in senso orario (↻); per V_S molto grande l'uscita è bassa.
- Le soglie del non invertente dipendono da $-R_1/R_2$; quelle dell'invertente da $R_1/(R_1+R_2)$. In entrambi i casi la soglia positiva è legata a un livello di uscita e quella negativa all'altro.

6.2 Generatori di onde

Un **generatore di onde** è una configurazione ad anello composta da un **Trigger di Schmitt** e un **circuito integratore** (con segno opposto al trigger).




Figura 6.4: Schema a blocchi di un generatore di onde.

L'uscita del trigger non è mai stabile: commuta periodicamente fra le due saturazioni a causa dell'anello. Si ha quindi la produzione di:

$$\begin{cases} \text{onda quadra} & \text{all'uscita del Trigger} \\ \text{onda triangolare} & \text{all'uscita dell'integratore} \end{cases}$$

6.2.1 Multivibratore astabile

Un classico esempio è il **multivibratore astabile** a singolo amplificatore operazionale. In questo circuito, l'operazionale funge da comparatore con isteresi (grazie alla retroazione positiva tramite R_1 e R_2), mentre la rete RC (retroazione negativa) funge da integratore passivo che genera l'andamento esponenziale del segnale.




Figura 6.5: Circuito del multivibratore astabile a singolo operazionale.

Analisi del funzionamento. Supponiamo che all'istante $t = 0$ l'uscita del Trigger sia $V_{\text{out,trig}} = V_{OH}$. Il condensatore inizia a caricarsi (o scaricarsi) attraverso R verso V_{OH} (o V_{OL}) con costante di tempo $\tau = RC$, descrivendo un transitorio esponenziale. Questa rampa viene riportata all'ingresso V_- del Trigger.

Il Trigger commuta quando $V_- = V_+ = \frac{R_1}{R_1+R_2} V_{OH} \equiv V_{\text{thr}}^+$. La tensione $V_-(t)$ segue il transitorio RC verso l'asintotico V_{OH}, partendo da $V_{\text{thr}}^- = \frac{R_1}{R_1+R_2} V_{OL}$:

$$V_-(t) = V_{OH} + \left(\frac{R_1}{R_1 + R_2} V_{OL} - V_{OH} \right) e^{-t/\tau}$$

Calcolo di T_H. Imponendo $V_-(T_H) = V_{\text{thr}}^+ = \frac{R_1}{R_1+R_2} V_{OH}$:

$$\frac{R_1}{R_1 + R_2} V_{OH} = V_{OH} + \left(\frac{R_1}{R_1 + R_2} V_{OL} - V_{OH} \right) e^{-T_H/\tau}$$

Raccogliendo e risolvendo per T_H:

$$e^{-T_H/\tau} = \frac{\frac{R_1}{R_1+R_2}V_{OH} - V_{OH}}{\frac{R_1}{R_1+R_2}V_{OL} - V_{OH}} = \frac{-\frac{R_2}{R_1+R_2}V_{OH}}{\frac{R_1}{R_1+R_2}V_{OL} - V_{OH}}$$

$$\boxed{T_H = RC\ln\left[1 + \frac{R_1}{R_2}\left(1 - \frac{V_{OL}}{V_{OH}}\right)\right]} \xrightarrow{V_{OL}=-V_{OH}} RC\ln\left(1 + 2\frac{R_1}{R_2}\right)$$

Calcolo di T_L. Per simmetria, scambiando $V_{OH} \leftrightarrow V_{OL}$:

$$\boxed{T_L = RC\ln\left[1 + \frac{R_1}{R_2}\left(1 - \frac{V_{OH}}{V_{OL}}\right)\right]} \xrightarrow{V_{OL}=-V_{OH}} RC\ln\left(1 + 2\frac{R_1}{R_2}\right)$$

Con livelli simmetrici $V_{OH} = -V_{OL} = V_{\text{sat}}$, risulta $T_H = T_L$ e il **periodo totale** è:

$$T = T_H + T_L = 2RC\ln\left(1 + 2\frac{R_1}{R_2}\right) \qquad \text{duty cycle} = 50\%$$




Figura 6.6: Forme d'onda del multivibratore astabile: **onda quadra** (viola tratteggiata) all'uscita del Trigger e **tensione sul condensatore** V_C (azzurro) con andamento esponenziale tra V_{thr}^+ e V_{thr}^-. Le commutazioni avvengono esattamente quando V_C tocca la soglia corrispondente.

Lettura del grafico.

- Nel semi-periodo T_H (trigger a V_{OH}): il condensatore si carica attraverso R, quindi V_C *cresce esponenzialmente* verso V_{OH} partendo da V_{thr}^-; quando raggiunge la soglia superiore V_{thr}^+, il trigger commuta a V_{OL}.
- Nel semi-periodo T_L (trigger a V_{OL}): V_C *decresce esponenzialmente* verso V_{OL}; quando raggiunge V_{thr}^-, il trigger commuta nuovamente a V_{OH}.
- Con $V_{OH} = -V_{OL}$ e R_1, R_2 fissati, si ha $T_H = T_L$ e il segnale quadro ha duty cycle del 50%.

6.2.2 Circuito con integratore di Miller (a due operazionali)

Un'ulteriore configurazione fondamentale per la generazione di forme d'onda è il circuito a due operazionali, composto da un **Trigger di Schmitt non invertente** e un **integratore di Miller**

attivo. A differenza del multivibratore a singolo op-amp con rete RC passiva, l'utilizzo dell'integratore di Miller consente di ottenere rampe perfettamente lineari all'uscita dell'integratore (onda triangolare pura) anziché andamenti esponenziali.




Figura 6.7: Circuito generatore di forme d'onda a due operazionali con integratore di Miller.

Funzionamento. Siano $V_{OH} = -V_{OL} = V_{\text{sat}}$.

- Il trigger è non invertente con ingresso $\text{in}_{\text{trig}} = \text{out}_{\text{integ}}$: le sue soglie sono $V_{\text{thr}}^{\pm} = \pm\frac{R_1}{R_2}V_{\text{sat}}$.
- Quando l'uscita del trigger vale $+V_{\text{sat}}$, l'integratore invertente produce una rampa **decrescente** con pendenza costante $-\frac{V_{\text{sat}}}{RC}$; quando la rampa raggiunge V_{thr}^{-} il trigger commuta a $-V_{\text{sat}}$ e la rampa diventa **crescente** con pendenza $+\frac{V_{\text{sat}}}{RC}$, fino a V_{thr}^{+}.
- L'uscita dell'integratore è quindi un'**onda triangolare** di ampiezza picco-picco $2\frac{R_1}{R_2}V_{\text{sat}}$, quella del trigger un'**onda quadra** di ampiezza $\pm V_{\text{sat}}$.

Ogni rampa deve percorrere $\Delta V = 2\frac{R_1}{R_2}V_{\text{sat}}$ con pendenza $\frac{V_{\text{sat}}}{RC}$, quindi dura $T/2 = 2RC\frac{R_1}{R_2}$ e il periodo vale:

$$T = 4RC\,\frac{R_1}{R_2}$$

Per avere oscillazione le soglie devono essere minori della saturazione, cioè $R_1 < R_2$.

Riepilogo del Capitolo

IMPORTANTE

Le applicazioni non lineari degli Op-Amp sfruttano il **feedback positivo**: l'uscita satura a V_{OH} o V_{OL} e non esiste un punto di lavoro lineare stabile.

Nota

Trigger di Schmitt — regole pratiche:

- **Non invertente**: soglie $V_{\text{thr}}^{+} = -\dfrac{R_1}{R_2} V_{OL}$, $V_{\text{thr}}^{-} = -\dfrac{R_1}{R_2} V_{OH}$, loop antiorario.
- **Invertente**: soglie $V_{\text{thr}}^{+} = \dfrac{R_1}{R_1 + R_2} V_{OH}$, $V_{\text{thr}}^{-} = \dfrac{R_1}{R_1 + R_2} V_{OL}$, loop orario.
- La **dead zone** $[V_{\text{thr}}^{-}, V_{\text{thr}}^{+}]$ determina l'immunità al rumore.
- **Multivibratore astabile** con $V_{OH} = -V_{OL}$: periodo $T = 2RC \ln\left(1 + 2\dfrac{R_1}{R_2}\right)$.
- **Generatore con integratore di Miller**: onda triangolare lineare, periodo $T = 4RC\dfrac{R_1}{R_2}$.

Capitolo 7. Stabilità e Criterio di Nyquist

In questo capitolo si affronta lo studio sistematico della **stabilità** negli amplificatori reazionati e nei sistemi dinamici lineari tempo-invarianti (LTI). La stabilità è la proprietà fondamentale che garantisce che un sistema, in risposta a una perturbazione di durata finita o al rumore, ritorni spontaneamente nel proprio punto di equilibrio senza entrare in oscillazione incontrollata o saturazione non lineare.

7.1 Criteri di stabilità di un amplificatore

Consideriamo il modello generale di un amplificatore con reazione (feedback), in cui il segnale d'ingresso $X_S(s)$ viene confrontato con il segnale di retroazione generato dal blocco $\beta(s)$:




Figura 7.1: Schema a blocchi ideale di un amplificatore reazionato ad anello chiuso.

Il guadagno ad anello chiuso dell'amplificatore vale:

$$A_F(s) \equiv A_V(s) = \frac{A(s)}{1 + A(s)\beta(s)} = \frac{A(s)}{1 + L(s)}$$

dove $L(s) = A(s)\beta(s)$ indica il **guadagno d'anello** (*loop gain*).

IMPORTANTE

Condizioni sul guadagno d'anello $A\beta$:

- $A\beta \leq -1$: **condizione sufficiente per la non-linearità**. In questo regime il denominatore scompare o diventa negativo, portando il circuito in saturazione o in oscillazione permanente (*circuito non lineare*).
- $A\beta > -1$: **condizione necessaria per la linearità**. Affinché un amplificatore funzioni come sistema lineare è indispensabile che $A\beta > -1$.

7.1.1 1. Risposta alla perturbazione / rumore in assenza di segnale ($X_S = 0$)

Un sistema si definisce **stabile** se, in assenza di segnale utile in ingresso ($X_S = 0$), una qualsiasi perturbazione o rumore aleatorio $X_n(t)$ produce una risposta temporale che si estingue transitoriamente per $t \to \infty$:

$$\textbf{Sistema Stabile} \iff \text{Risposta al rumore} = \text{Transitorio} \quad (X_{\text{out}}(t) \xrightarrow{t\to\infty} 0)$$




Figura 7.2: Modello di risposta alla perturbazione d'ingresso.

Sia il segnale totale d'ingresso $X'_S(t) = X_S(t) + X_n(t)$, dove X_S è il segnale deterministico e X_n è il rumore. Nel dominio di Laplace:

$$\tilde{X}'_{\text{out}}(s) = A(s)\tilde{X}'_S(s) = A(s)\tilde{X}_S(s) + A(s)\tilde{X}_n(s)$$

In assenza di segnale ($X_S = 0$), la risposta temporale è la sola antitrasformata del rumore:

$$X'_{\text{out}}(t) = \mathcal{L}^{-1}\left\{A(s)\tilde{X}_n(s)\right\} \xrightarrow{t\to\infty} 0$$

7.1.2 2. Risposta all'impulso (δ di Dirac)

Un criterio equivalente e pratico richiede che la risposta a un impulso unitario (modello di perturbazione istantanea del tipo δ di Dirac) sia transitoria:

$$\textbf{Sistema Stabile} \iff \text{Risposta all'impulso } \delta(t) = \text{Transitorio} \quad (h(t) \xrightarrow{t\to\infty} 0)$$

Se il rumore è modellato come impulso $\delta(t)$, con $\mathcal{L}\{\delta(t)\} = 1$, la risposta spettrale è $\tilde{X}_{\text{out}}(s) = A(s)$. Pertanto:

$$X_{\text{out}}(t) = \mathcal{L}^{-1}\{A(s)\} \xrightarrow{t\to\infty} 0$$

7.1.3 Analisi dei poli e condizione di stabilità nel dominio di Laplace

Esprimiamo la funzione di trasferimento come rapporto di polinomi fattorizzati in zeri z_i e poli p_k:

$$A(s) = \frac{N(s)}{D(s)} = K\frac{\prod_{i=1}^{M}(s-z_i)^{\alpha_i}}{\prod_{k=1}^{N}(s-p_k)^{\beta_k}} \qquad (\text{con } \deg N \le \deg D)$$

dove β_k rappresenta la molteplicità del polo p_k.

TEOREMA: Teorema di Traslazione sulle Frequenze

$$\mathcal{L}\left\{e^{pt}f(t)\right\} = \int_0^{+\infty} e^{pt}f(t)e^{-st}\,dt = \int_0^{+\infty} f(t)e^{-(s-p)t}\,dt = \tilde{f}(s-p)$$

Integrando n-volte per parti e applicando il Teorema di Traslazione, l'antitrasformata del generico termine polare con molteplicità β_k vale:

$$\mathcal{L}^{-1}\left\{\frac{1}{(s-p_k)^{\beta_k}}\right\} = \frac{t^{\beta_k-1}}{(\beta_k-1)!}e^{p_k t}$$

La risposta impulsiva nel tempo $X_{\text{out}}(t) = \mathcal{L}^{-1}\{A(s)\}$ si scrive dunque come combinazione lineare dei modi propri del sistema:

$$X_{\text{out}}(t) = \sum_k a_k \frac{t^{\beta_k-1}}{(\beta_k-1)!}e^{p_k t}$$

Esprimendo ciascun polo in forma complessa $p_k = \text{Re}(p_k) + j\text{Im}(p_k)$:

$$e^{p_k t} = e^{\text{Re}(p_k)t}\cdot e^{j\text{Im}(p_k)t} = e^{\text{Re}(p_k)t}\left[\cos(\text{Im}(p_k)t) + j\sin(\text{Im}(p_k)t)\right]$$

TEOREMA: Criterio dei Poli per la Stabilità

- Se $\mathrm{Re}(p_k) < 0 \ \forall k$: l'esponenziale smorzante $e^{\mathrm{Re}(p_k)t} \to 0$ vince su qualsiasi potenza polinomiale per $t \to \infty$, garantendo $X_{\text{out}}(t) \to 0$. Il sistema è **STABILE**.
- Se anche solo un polo ha $\mathrm{Re}(p_k) \geq 0$: la risposta divergerà o oscillerà indefinitamente per $t \to \infty$. Il sistema è **INSTABILE**.

Sistema Stabile $\iff \mathrm{Re}(p_k) < 0 \quad \forall k$ (tutti i poli nel semipiano sinistro LHP)

7.2 Stabilità negli amplificatori reazionati e risposta in frequenza

Nel contesto degli amplificatori reazionati, il legame tra il segnale di ingresso $\tilde{X}_S(s)$ e il segnale di uscita $\tilde{X}_{\text{out}}(s)$ è governato dalla funzione di trasferimento ad anello chiuso $A_F(s)$:

$$\tilde{X}_{\text{out}}(s) = A_F(s)\tilde{X}_S(s) \qquad \text{dove} \quad A_F(s) = \frac{A(s)}{1 \pm \beta(s)A(s)} = \frac{A(s)}{1 \pm L(s)}$$

in cui le componenti dell'anello di reazione sono definite come segue:

- $+\beta > 0$: **feedback negativo** (reazione negativa, ad azione stabilizzante).
- $-\beta < 0$: **feedback positivo** (reazione positiva, ad azione instabilizzante).
- $A(s)$: **guadagno ad anello aperto** (amplificazione dello stadio principale).
- $\beta(s)$: **fattore di retroazione** (frazione del segnale di uscita riportata al nodo sommatore d'ingresso).
- $L(s) = \beta(s)A(s)$: **guadagno d'anello** (*loop gain*), rappresenta il guadagno complessivo subito da un segnale dopo aver compiuto un giro completo dell'anello.
- $A_F(s)$: **guadagno ad anello chiuso**, rappresenta il comportamento complessivo del circuito reazionato e costituisce la funzione di trasferimento da studiare per determinarne la stabilità.

IMPORTANTE

Relazione tra i poli di $A_F(s)$ e le radici dell'anello:

$$\text{Poli di } A_F(s) \subseteq \{\text{Poli di } A(s)\} \cup \{\text{Zeri di } [1 \pm \beta(s)A(s)]\}$$

(i poli di A compaiono anche nel denominatore $1 \pm \beta A$ e di norma si semplificano: i poli "nuovi" introdotti dalla reazione sono gli zeri di $1 \pm \beta A$). L'amplificatore reazionato è **stabile** se e solo se $A_F(s)$ possiede **esclusivamente poli con parte reale strettamente negativa** ($\mathrm{Re}(p) < 0$).

7.2.1 Esistenza della risposta in frequenza e legame con Fourier

Se l'amplificatore ad anello chiuso è stabile, la regione di convergenza della sua trasformata di Laplace racchiude l'asse immaginario del piano complesso ($s = j\omega$). Di conseguenza, è ben definita la risposta in frequenza $\hat{A}(\omega)$ ottenibile come restrizione della trasformata di Laplace alla sola retta $s = j\omega$:

$$\exists\, \mathcal{F}\{A(t)\} = \hat{A}(\omega) = \tilde{A}(j\omega) = \mathcal{L}\{A(t)\}|_{s=j\omega}$$

L'andamento della risposta in frequenza $A(j\omega)$ viene analizzato in maniera asintotica tramite i **diagrammi di Bode**, esprimendo la funzione di trasferimento nella forma polare:

$$A(j\omega) = K \frac{\prod_{i=1}^{M}(j\omega - z_i)^{\alpha_i}}{\prod_{k=1}^{N}(j\omega - p_k)^{\beta_k}}$$

7.2.2 Diagrammi di Bode di ampiezza e di fase

1. Modulo in dB:

$$|A(j\omega)| = |K| \frac{\prod_{i=1}^{M}|j\omega - z_i|^{\alpha_i}}{\prod_{k=1}^{N}|j\omega - p_k|^{\beta_k}}$$

$$A_{\text{dB}}(\omega) = 20\log_{10}|K| + 20\sum_{i=1}^{M}\alpha_i \log_{10}|j\omega - z_i| - 20\sum_{k=1}^{N}\beta_k \log_{10}|j\omega - p_k|$$

Caso di zeri e poli reali: Per ogni singolo termine $(j\omega - z)$, il modulo vale:

$$|j\omega - z| = \sqrt{\omega^2 + z^2} \approx \begin{cases} |z| & \text{per } \omega \ll |z| \\ \omega & \text{per } \omega \gg |z| \end{cases}$$

Di conseguenza, il contributo in ampiezza per $\omega \gg |z|$ aumenta linearmente nel grafico semilogaritmico con pendenza $+20\alpha$ dB/decade per uno zero di molteplicità α, e diminuisce con pendenza -20α dB/decade per un polo di molteplicità α.




Figura 7.3: Variazione asintotica della pendenza nel diagramma di ampiezza per zeri e poli reali di ordine α.

> **IMPORTANTE**
>
> Attraversando uno zero o polo reale $\in \mathbb{R}$ di ordine α, la pendenza del diagramma di Bode in ampiezza **aumenta** o **diminuisce** esattamente di 20α dB/decade.

2. Fase $\phi(\omega)$:

$$\phi(\omega) = \arg(K) + \sum_{i=1}^{M}\alpha_i \arg(j\omega - z_i) - \sum_{k=1}^{N}\beta_k \arg(j\omega - p_k)$$

L'andamento asintotico della fase rispetta le seguenti proprietà:

- **Zeri generici** ($z \in \mathbb{R}$):

$$\arg(j\omega - z) \simeq \begin{cases} \arg(-z) = \begin{cases} 0 & \text{se } z < 0 \\ \pi & \text{se } z > 0 \end{cases} & \text{per } \omega \ll |z| \\ \arg(j\omega) = +\dfrac{\pi}{2} & \text{per } \omega \gg |z| \end{cases}$$

- **Poli reali stabili** ($p < 0$, poiché i poli devono trovarsi nel semipiano negativo LHP):

$$\arg(j\omega - p) = \arg(j\omega + |p|) \simeq \begin{cases} 0 & \text{per } \omega \ll |p| \\ +\dfrac{\pi}{2} & \text{per } \omega \gg |p| \end{cases}$$

IMPORTANTE

La fase aumenta o diminuisce di $\pi/2$ ($90°$) attraversando uno zero con $\alpha = 1$ a seconda che sia a parte reale negativa o positiva. In generale:

$$\Delta\phi_Z = \pm\alpha\frac{\pi}{2} \quad (\text{con } z \lessgtr 0,\ \alpha \in \mathbb{N}) \qquad \Delta\phi_P = -\beta\frac{\pi}{2} \quad (\text{con } p < 0,\ \beta \in \mathbb{N})$$

7.2.3 Esempi canonici: Filtri Passa-basso, Passa-alto e Passa-banda

Di seguito sono riportati i diagrammi di Bode asintotici e i relativi raccordi continui C^∞ per le risposte filtro fondamentali.




Figura 7.4: Diagrammi di Bode asintotici (grigio) e raccordi continui C^∞ (blu/viola) per i filtri Passa-basso, Passa-alto e Passa-banda di ordine α.

IMPORTANTE

Riepilogo di zeri e poli per i filtri canonici ($RC = 1/\omega_0$):

- **Filtro passa-basso**: $A_{\text{LP}}(s) = \dfrac{1}{1+sRC}$ con $K = 1$, **zeri**: nessuno, **poli**: $s = -\omega_0$ ($\beta = 1$).
- **Filtro passa-alto**: $A_{\text{HP}}(s) = \dfrac{sRC}{1+sRC}$ con $K = 1$, **zeri**: $s = 0$ ($\alpha = 1$), **poli**: $s = -\omega_0$ ($\beta = 1$).

- **Filtro passa-banda (ordine α)**: $A_{\mathrm{BP}}(s) = \dfrac{Ks^{\alpha}}{(s+\omega_H)^{\alpha}(s+\omega_L)^{\alpha}}$, **zeri**: $s = 0$ (α), **poli**: $s = -\omega_L$, $s = -\omega_H$ (α).

7.2.4 Esempio: Circuito sfasatore variabile (Filtro passa-tutto / All-Pass)

Un'applicazione particolarmente interessante dei diagrammi di Bode è il **circuito sfasatore variabile** (*All-Pass Filter*), capace di modificare la fase del segnale di ingresso senza alterarne l'ampiezza a qualsiasi frequenza.




Figura 7.5: Circuito sfasatore variabile (filtro passa-tutto).

Per sovrapposizione degli effetti o partitore d'ingresso, la tensione d'uscita vale:

$$V_{\mathrm{out}} = V_S\left(\frac{2}{1+sRC} - 1\right) \implies A_V(s) = \frac{1-sRC}{1+sRC} = \frac{1-s/\omega_0}{1+s/\omega_0} \quad \left(\text{con } \omega_0 = \frac{1}{RC}\right)$$

Analizzando la mappa zeri-poli nel piano complesso s:

- **Zeri**: $s = +\omega_0 = +\frac{1}{RC}$ (zero a parte reale positiva RHP, $\alpha = 1$).
- **Poli**: $s = -\omega_0 = -\frac{1}{RC}$ (polo a parte reale negativa LHP, $\beta = 1$).

Diagramma di Bode di modulo e fase: Nel dominio delle frequenze reali $s = j\omega$, il modulo vale $|A_V(j\omega)| = \frac{|1-j\omega/\omega_0|}{|1+j\omega/\omega_0|} = 1 \quad \forall\omega \implies 20\log_{10}|A_V| = 0$ dB.




Figura 7.6: Diagramma di Bode del filtro passa-tutto sfasatore: ampiezza costante a 0 dB e fase che varia continuamente da 0° a −180°.

Comportamenti asintotici nelle tre regioni di frequenza:

- **Basse frequenze** ($\omega \ll \omega_0$): il condensatore è un circuito aperto ($V_+ \approx V_S$). Quindi $V_- = V_S \implies A_V = +1 \implies \phi = 0°$.
- **Frequenza di taglio** ($\omega = \omega_0$): $A_V(j\omega_0) = \frac{1-j}{1+j} = -j \implies |A_V| = 1,\ \phi = -90° = -\frac{\pi}{2}$.
- **Alte frequenze** ($\omega \gg \omega_0$): il condensatore è un cortocircuito a massa ($V_+ \approx 0$). Il circuito diventa un invertitore a guadagno unitario $\implies A_V = -1 \implies \phi = -180° = -\pi$.

7.3 Criterio di Stabilità di Nyquist

Il Criterio di Nyquist è uno strumento fondamentale per studiare la stabilità dei sistemi reazionati ad anello chiuso, in particolare per determinare la presenza di poli nel semipiano destro (frequenze con parte reale positiva) analizzando unicamente la risposta in frequenza ad anello aperto [2].

Per derivare questo criterio, è necessario prima dimostrare un importante risultato dell'analisi complessa: il **Teorema dell'Argomento** (o Indicatore Logaritmico).

7.3.1 Teorema dell'Argomento (Indicatore Logaritmico)

TEOREMA: Teorema

Sia $A \subset \mathbb{C}$ un aperto e $f : A \to \mathbb{C}$ una funzione meromorfa in A. Consideriamo una curva chiusa semplice orientata in senso antiorario $\gamma : [0,1] \to A$, tale che sulla curva non giacciano né zeri né poli di f. Allora, l'immagine della curva $\Gamma = f(\gamma)$ nel piano di arrivo ruota intorno all'origine descrivendo un numero di giri completi N pari a:

$$N = N_Z - N_P$$

dove N_Z e N_P sono rispettivamente il numero totale di zeri e poli di $f(s)$ racchiusi all'interno di γ, contati ciascuno con la propria molteplicità (ordine).

Il verso di rotazione di Γ dipenderà dal segno di N: se $N > 0$ (Γ ruota in senso antiorario per N volte), se $N < 0$ (Γ ruota in senso orario per $|N|$ volte).




Figura 7.7: Mappatura delle curve γ_i dal piano s al piano $f(s)$. **Risultati:** Γ_1: $N = N_Z - N_P = 1 - 1 = 0$ (nessun giro attorno all'origine). Γ_2: $N = 2 - 1 = +1$ (1 giro in senso antiorario). Γ_3: $N = 1 - 3 = -2$ (2 giri in senso orario).

Dimostrazione del Teorema dell'Argomento

Esprimiamo la funzione $f(s)$ in forma polare: $f(s) = |f(s)|e^{j\phi(s)}$. La variazione totale della fase lungo il cammino chiuso Γ è data da:

$$\Delta\phi = \oint_\Gamma d\phi = 2\pi N$$

Definiamo la derivata logaritmica di f:

$$f_L(s) = \frac{d}{ds}(\log f(s)) = \frac{f'(s)}{f(s)}$$

Analizziamo il comportamento di $f_L(s)$ in prossimità degli zeri e dei poli di $f(s)$:

- **Se z è uno zero di ordine α:** possiamo scrivere $f(s) = (s-z)^\alpha \Psi_Z(s)$, dove $\Psi_Z(s)$ è analitica e $\Psi_Z(z) \neq 0$. Calcolando f_L:

$$f_L(s) = \frac{d}{ds}\left(\alpha \log(s-z) + \log \Psi_Z(s)\right) = \frac{\alpha}{s-z} + \frac{\Psi_Z'(s)}{\Psi_Z(s)}$$

  Essendo il termine Ψ_Z'/Ψ_Z analitico in z, $f_L(s)$ ha in $s = z$ un polo semplice con residuo pari ad α. Verifichiamolo con il calcolo del limite:

$$\lim_{s\to z}(s-z)f_L(s) = \alpha \implies \deg(\text{polo } f_L) = 1, \quad \text{Res}(f_L, z) = \alpha$$

- **Se p è un polo di ordine β:** possiamo scrivere $f(s) = \frac{\Psi_P(s)}{(s-p)^\beta}$, dove $\Psi_P(s)$ è analitica e $\Psi_P(p) \neq 0$. Calcolando f_L:

$$f_L(s) = \frac{d}{ds}\left(\log \Psi_P(s) - \beta \log(s-p)\right) = \frac{-\beta}{s-p} + \frac{\Psi_P'(s)}{\Psi_P(s)}$$

  Essendo Ψ_P'/Ψ_P analitico in p, $f_L(s)$ ha in $s = p$ un polo semplice con residuo pari a $-\beta$. Infatti:

$$\lim_{s\to p}(s-p)f_L(s) = -\beta \implies \deg(\text{polo } f_L) = 1, \quad \text{Res}(f_L, p) = -\beta$$

Integriamo ora la derivata logaritmica $f_L(s)$ lungo la curva chiusa γ e applichiamo il **Teorema dei Residui di Cauchy**:

$$\oint_\gamma f_L(s)\,ds = 2\pi j \sum \text{Res}(f_L) = 2\pi j \left(\sum \alpha_i - \sum \beta_k\right) = 2\pi j (N_Z - N_P)$$

D'altra parte, esplicitando l'integrale a partire dalla definizione di logaritmo complesso $\log f = \log|f| + j\phi$:

$$\oint_\gamma f_L(s)\,ds = \oint_\gamma \frac{d}{ds}(\log f)\,ds = \underbrace{\oint_\gamma d(\log|f|)}_{=0 \text{ (curva chiusa)}} + j\oint_\gamma d\phi = j\oint_\Gamma d\phi = j(2\pi N)$$

Uguagliando i due risultati ottenuti si dimostra il teorema:

$$2\pi j(N_Z - N_P) = j(2\pi N) \implies N = N_Z - N_P \quad \blacksquare$$

7.3.2 Applicazione del Teorema alla Funzione di Trasferimento

Ora applichiamo il teorema alla funzione di trasferimento ad anello chiuso:

$$A_f(s) = \frac{A(s)}{1 + \beta(s)A(s)}$$

Se le reti A e β sono tali per cui la rete ad anello aperto è stabile, ne consegue che β e A non possiedono poli a parte reale positiva ($\text{Re}(p) \geq 0$). C'è però la possibilità che il sistema retroazionato $A_f(s)$ abbia poli instabili ($\text{Re}(p) \geq 0$) nel caso in cui il denominatore $1 + \beta(s)A(s)$ abbia degli zeri in quel semipiano.

Nota

Come escludiamo che questi zeri siano in $\text{Re}(z) \geq 0$?
Chiamiamo $f(s) = 1 + \beta(s)A(s) = 1 + L(s)$. Scegliamo un cammino chiuso γ nel semipiano destro. Secondo il Teorema dell'Argomento, il cammino mappato $\Gamma = f(\gamma)$ gira intorno all'origine un numero di volte pari a:

$$N = \#\text{zeri di } (1 + \beta A) \text{ con } \text{Re}(z) \geq 0$$

Il percorso γ viene suddiviso in tre tratti (con $R \to \infty$):

- $f(\gamma_1)$ = plot di Nyquist di $f(s)$ per γ_1 (asse immaginario positivo).
- $f(\gamma_3)$ = plot di Nyquist di $f(s)$ per γ_3 (asse immaginario negativo). Poiché $f(s^*) = f(s)^*$ per funzioni a coefficienti reali, vale $f(\gamma_3) = [f(\gamma_1)]^*$: è la curva $f(\gamma_1)$ ribaltata rispetto all'asse reale.
- $f(\gamma_2)$ = punto all'infinito = $\lim_{s\to\infty}(1 + L(s))$.

Se facciamo tendere $R \to \infty$, il cammino $\gamma = \gamma_1 \cup \gamma_2 \cup \gamma_3$ include tutto il semipiano $\sigma > 0$ $\implies$ **possiamo applicare il Teorema**. Si noti che il cammino così descritto è percorso in senso **orario**: i giri di Γ corrispondenti agli zeri racchiusi sono quindi anch'essi orari (il teorema, enunciato per curve antiorarie, cambia solo il verso di percorrenza). Poiché A e β non hanno poli nel semipiano destro, $f = 1 + L$ non ha poli racchiusi e il numero di giri coincide con il numero di zeri di $1 + L$ con $\text{Re}(z) > 0$.




Figura 7.8: Mappatura del cammino chiuso di Nyquist. **In alto:** Sistema stabile (0 giri). **In basso:** Sistema instabile (2 giri).

Criterio di Nyquist (Enunciati)

TEOREMA: Criterio di Nyquist

La stabilità di un sistema reazionato può essere valutata in modo equivalente attraverso le seguenti formulazioni:

- **Sistema stabile** $\iff$ $\mathrm{Re}(z) < 0 \mid 1 + \beta(z)A(z) = 0$ e $\mathrm{Re}(p) < 0 \mid A(p) = \infty$ $\iff$ $\mathrm{Re}(p) < 0 \mid A_f(p) = \infty$.
- **Sistema stabile** $\iff$ # giri intorno a $(0, 0)$ del plot di Nyquist di $f(s) = 1 + L(s)$ è 0.
- **Sistema stabile** $\iff$ # giri intorno a $(-1, 0)$ del plot di Nyquist di $L(s) = f(s) - 1$ è 0.
  (In questo passaggio il punto critico $(0, 0)$ trasla in $(-1, 0)$).
- **Sistema instabile** $\iff$ # giri intorno a $(-1, 0)$ del plot di Nyquist di $L(s) = f(s) - 1$ è n (con $n > 0$).

OSSERVAZIONE: Zeri Immaginari

Se gli zeri di $1 + L(s) = 0$ sono puramente immaginari ($\mathrm{Re}(z) = 0$), la rete non è stabile (se sono semplici la risposta oscilla senza smorzarsi: è il caso dell'oscillatore) e il criterio di Nyquist in senso stretto non si può applicare, perché γ passerebbe per uno zero di f. In questo caso, però, il plot di $L(s)$ passa sicuramente e fisicamente **attraverso il punto critico** -1 (ovvero $f(s)$ passa per l'origine).

7.4 Condizione di Barkhausen e Auto-oscillatori

7.4.1 Condizione di Barkhausen

DEFINIZIONE: Condizione di Barkhausen

La condizione (necessaria) affinché un sistema reazionato si comporti come un oscillatore è:

$$\exists!\ z = \pm j\omega_0 \text{ (di } 1^{\text{o}} \text{ ordine)} \quad \text{con } \mathrm{Re}(p) < 0\ \forall \text{ polo } p \neq z \quad \text{e} \quad A\beta = -1$$

Dove z rappresenta uno zero del denominatore $1 + L(s)$, ovvero un polo per il sistema ad anello chiuso $A_f(s)$.

Se la condizione è verificata, possiamo scomporre la funzione di trasferimento $A_f(s)$ in fratti semplici:

$$A_f(s) = \sum_k \frac{a_k}{(s - p_k)^{\beta_k}} + \frac{a_+}{s + j\omega_0} + \frac{a_-}{s - j\omega_0}$$

In questo modo, se il sistema si trova in presenza di solo rumore impulsivo e fluttuante (con ingresso di segnale nullo, $x_s = 0$), applicando l'antitrasformata di Laplace si trova che la risposta temporale è:

$$x_{\text{out}}(t) = \mathcal{L}^{-1}\{A_f(s)\} = \underbrace{\sum_k a_k \frac{t^{\beta_k - 1}}{(\beta_k - 1)!} e^{p_k t}}_{\text{Termini transienti}} + \underbrace{a_+ e^{-j\omega_0 t} + a_- e^{j\omega_0 t}}_{\text{Termini sinusoidali}}$$

Dato che $\mathrm{Re}(p_k) < 0$, i termini transienti decadono nel tempo, lasciando a regime solo i termini sinusoidali. $\implies$ **In uscita abbiamo un'oscillazione persistente**.

Si deduce quindi che:

IMPORTANTE

Se abbiamo un generatore di onde sinusoidali, allora vale necessariamente la condizione di Barkhausen.

7.4.2 Stabilità degli amplificatori

- In generale la stabilità è determinata dalla posizione dei poli di A_f: la loro parte reale decide se i transitori si smorzano o crescono, la parte immaginaria fissa la pulsazione delle oscillazioni (negli appunti: "determinata dalla $\mathrm{Im}(A_f)$").
- Per creare un **auto-oscillatore** dobbiamo:
  1. Eliminare il generatore X_s (per avere produzione spontanea).
  2. Fissare ω_0 e la rete di retroazione $\beta(j\omega_0)$ desiderati.
  3. Modificare $A(j\omega_0)$ in modo tale che $L(j\omega_0) = \beta(j\omega_0)A(j\omega_0) = -1$.

OSSERVAZIONE: Regolazione del guadagno

Per creare un auto-oscillatore non basta utilizzare un semplice Op-Amp (dove $A = A_d \to \infty$). Serve invece una **regolazione precisa e controllata** del guadagno affinché sia esattamente verificata la relazione:

$$A(s) = -\frac{1}{\beta(s)}$$

(Ciò richiede, ad esempio, l'uso di un potenziometro)

IMPORTANTE

Convenzione di segno. Nello schema a blocchi del capitolo il segnale di retroazione viene *sottratto* all'ingresso, per cui la condizione di Barkhausen è $L = A\beta = -1$. Negli oscillatori reali, invece, l'uscita della rete di retroazione (con funzione di trasferimento $T(s) = V_{\text{rete}}/V_{\text{out}}$) viene riportata direttamente all'ingresso dell'amplificatore, cioè *sommata*. Si ha quindi $\beta = -T$ e la condizione diventa

$$A(j\omega_0)\,T(j\omega_0) = +1$$

cioè il segnale deve tornare all'ingresso dopo un giro dell'anello con la **stessa ampiezza e la stessa fase** (reazione complessivamente positiva).

7.4.3 Esempio: Oscillatore a Sfasamento

In questa configurazione, utilizziamo una rete di tre celle RC per ottenere uno sfasamento di π (180°) e un amplificatore invertente, che sfasando a sua volta di π garantisce la condizione di fase di Barkhausen (sfasamento totale di 2π).




Figura 7.9: Schema circuitale dell'oscillatore a sfasamento con tre stadi CR. La resistenza d'ingresso R dell'amplificatore, chiusa sulla massa virtuale, fa da resistenza verso massa della terza cella.

Le condizioni per innescare l'oscillazione alla frequenza ω_0 sono:

- la rete CR sfasa di π: $T(j\omega_0) < 0$ *(negli appunti: $\beta(j\omega_0) < 0$)*;
- l'amplificatore invertente sfasa di un altro π: $A = -R_F/R < 0$, e $AT(j\omega_0) = +1$, cioè reazione complessivamente positiva.

Fissando la variabile adimensionale $X = sRC$, la **funzione di trasferimento della rete** a tre celle CR (con l'ultima resistenza a massa virtuale) è:

$$T(X) = \frac{X^3}{1 + 5X + 6X^2 + X^3}$$

Per $s = j\omega$ e $x = \omega RC$ il numeratore $X^3 = -jx^3$ è immaginario puro e il denominatore vale $(1 - 6x^2) + j(5x - x^3)$. T è reale (sfasamento di π) quando la parte reale del denominatore si annulla:

$$\text{Re(den)} = 0 \implies 1 - 6(\omega_0 RC)^2 = 0 \implies \omega_0 = \frac{1}{\sqrt{6}RC}$$

A questa frequenza, con $x^2 = 1/6$:

$$T(j\omega_0) = \frac{-jx^3}{j\,x\,(5 - x^2)} = -\frac{x^2}{5 - x^2} = -\frac{1/6}{29/6} = -\frac{1}{29}$$

Con l'amplificatore invertente $A = -R_F/R$, la condizione $A\,T(j\omega_0) = \frac{R_F}{29R} = 1$ è soddisfatta quando:

IMPORTANTE

Barkhausen vale se: $R_F = 29R$

7.4.4 Esempio: Oscillatore a ponte di Wien

In questa seconda configurazione, il circuito è modellato da un blocco amplificatore A e da una rete di feedback costituita da un'impedenza in serie Z_S e un'impedenza in parallelo Z_P.




Figura 7.10: Schema a blocchi di un oscillatore a ponte di Wien.

Le condizioni nel caso del ponte di Wien sono:

- la rete non sfasa alla pulsazione di oscillazione: $T(j\omega_0) > 0$ *(negli appunti: $\beta(j\omega_0) > 0$)*;
- quindi anche l'amplificatore non deve sfasare: $A = 1/T(j\omega_0) > 0$, cioè un amplificatore **non invertente**.

La rete è un partitore fra $Z_S = R + \frac{1}{sC}$ e $Z_P = R \parallel \frac{1}{sC} = \frac{R}{1+sRC}$:

$$T(s) = \frac{Z_P}{Z_S + Z_P} = \frac{sRC}{1 + 3sRC + (sRC)^2}$$

Per $s = j\omega$ il denominatore vale $(1 - \omega^2 R^2 C^2) + 3j\omega RC$: T è reale quando $\omega_0 = \frac{1}{RC}$, e in quel caso

$$T(j\omega_0) = \frac{j}{3j} = \frac{1}{3}$$

L'amplificatore deve quindi avere guadagno $A = 3$: con un operazionale non invertente, $A = 1 + \frac{R_F}{R_G} = 3 \Rightarrow R_F = 2R_G$.

Anomalie del Criterio di Barkhausen

Se il guadagno d'anello è approssimativamente $L \simeq -1$, la condizione di Barkhausen non vale esattamente in modo ideale, e si verificano delle anomalie nel comportamento pratico del sistema:

- Se $L > -1$ (cioè $AT(j\omega_0) < 1$) $\implies$ i poli sono nel semipiano sinistro: il sistema è stabile e il rumore produce solo un **transitorio** che si smorza, quindi l'oscillazione si spegne.
- Se $L < -1$ (cioè $AT(j\omega_0) > 1$) $\implies$ i poli sono nel semipiano destro: l'oscillazione cresce finché l'operazionale non **satura** e l'uscita risulta distorta.

IMPORTANTE

Controllo dell'ampiezza:
Poiché è impossibile avere esattamente $L = -1$, si sceglie un guadagno leggermente superiore (così l'oscillazione si innesca sicuramente) e per eliminare la divergenza all'uscita usiamo **due diodi in antiparallelo a** R_F (disposti in modo simmetrico, uno per ogni semionda). Questo accorgimento serve per indurre una **non linearità** controllata: quando l'uscita esce dalla zona lineare, la resistenza equivalente si riduce automaticamente, abbassando il guadagno e lasciando così l'op-amp stabile all'ampiezza desiderata.

Riepilogo del Capitolo

IMPORTANTE

La stabilità di un sistema reazionato è determinata dalla posizione dei poli del guadagno ad anello chiuso $A_F(s)$ (stabile se e solo se tutti a parte reale negativa); il **Criterio di Nyquist** verifica questa condizione contando i giri che il diagramma di $L(j\omega)$ compie attorno al punto critico -1, usando la sola risposta in anello aperto.

Nota

Formule fondamentali:

- **Guadagno ad anello chiuso:** $A_F(s) = \dfrac{A(s)}{1 + L(s)}$, con $L(s) = A(s)\beta(s)$ guadagno d'anello.
- **Criterio dei poli:** sistema stabile $\iff \mathrm{Re}(p_k) < 0 \ \ \forall k$.
- **Criterio di Nyquist:** sistema stabile $\iff$ il diagramma di $L(s)$ compie 0 giri attorno a $(-1, 0)$.
- **Condizione di Barkhausen:** oscillazione persistente $\iff \exists\, \omega_0 \mid A\beta(j\omega_0) = -1$.
- **Esempi notevoli:** oscillatore a sfasamento $\Rightarrow |A_V| \geq 29$, $\omega_0 = \dfrac{1}{\sqrt{6}\,RC}$; ponte di Wien $\Rightarrow A = 3$ $(R_F = 2R_G)$, $\omega_0 = 1/RC$.

Capitolo 8. Esercitazioni in vista dell'esame

Questo capitolo raccoglie una serie di topologie circuitali e filtri attivi comunemente affrontati, analizzandone le funzioni di trasferimento, il dimensionamento dei componenti e le peculiarità implementative.

8.1 Filtri attivi a retroazione multipla

I filtri attivi a retroazione multipla utilizzano le caratteristiche ideali dell'amplificatore operazionale per realizzare funzioni di trasferimento complesse (passa-banda, elimina-banda, ecc.) impiegando un numero ridotto di componenti attivi.

8.1.1 Filtro Passa Banda




Figura 8.1: Topologia del filtro passa-banda a retroazione multipla.

Nel circuito è presente un amplificatore operazionale il cui morsetto non invertente è collegato a massa. Poiché l'operazionale è considerato ideale e presenta un cammino di reazione negativa (attraverso R_3 e C_2), possiamo applicare il principio del **cortocircuito virtuale** (sezione 4.3). Questo implica che la tensione al morsetto invertente sia nulla ($V^- = V^+ = 0$), agendo di fatto come una *massa virtuale*.

Sfruttando questa proprietà fondamentale, il sottocircuito evidenziato nel riquadro tratteggiato (composto dal condensatore C_1, dalla resistenza R_3 e dall'operazionale) si comporta esattamente come un **derivatore ideale**, la cui uscita in funzione della tensione al nodo A è:

$$V_{out} = -sR_3C_1V_A \tag{8.1}$$

Analizzando qualitativamente il circuito ai limiti in frequenza:

- Per $\omega \to 0$, i condensatori si comportano come circuiti aperti ($Z_{C_{1,2}} \to \infty$). In particolare, C_1 è aperto: in R_3 non scorre corrente, dunque $V_{out} = V^- = 0$.

- Per $\omega \to \infty$, i condensatori si comportano come cortocircuiti: C_1 collega il nodo A alla massa virtuale ($V_A = V^- = 0$) e C_2 collega l'uscita al nodo A, quindi $V_{out} = V_A = 0$.

Questo conferma il comportamento di natura passa-banda del filtro.


Analisi rigorosa al nodo A

Applicando la legge di Kirchhoff per le correnti al nodo A ($I_1 = I_2 + I_S + I_{out}$):

$$\frac{V_S - V_A}{R_1} = \frac{V_A}{R_2} + sC_1V_A + sC_2(V_A - V_{out})$$

In alternativa, è possibile ricorrere direttamente al **Teorema di Millman** al nodo A. Il circuito equivalente (sulla destra) mostra come le varie impedenze convergano al nodo centrale:

$$V_A = \frac{\frac{V_S}{R_1} + sC_2V_{out}}{\frac{1}{R_1} + \frac{1}{R_2} + s(C_1 + C_2)} = -\frac{V_{out}}{sR_3C_1} \quad \Leftrightarrow$$



Ponendo per semplicità $C_1 = C_2 = C$, riordiniamo i termini rispetto a V_{out} e V_S:

$$-\left[\left(1 + \frac{R_1}{R_2}\right) + 2sR_1C + s^2R_3R_1C^2\right] V_{out} = sR_3CV_S$$

Da cui si ottiene la funzione di trasferimento $A_v = V_{out}/V_S$:

$$A_v = -\frac{sR_3C}{\left(1 + \frac{R_1}{R_2}\right) + 2sR_1C + s^2R_1R_3C^2} \tag{8.2}$$

L'analisi di questa espressione ci indica la stabilità del circuito:

- **Zeri**: $s = 0$ con molteplicità $\alpha = 1$.
- **Poli**: il denominatore è un polinomio di 2° grado con tutti i coefficienti positivi. Per un polinomio di 2° grado questa è condizione necessaria e sufficiente (criterio di Routh–Hurwitz) perché le radici p abbiano parte reale strettamente negativa ($\mathrm{Re}(p) < 0$), sia che siano reali sia che siano complesse coniugate.
- Ne consegue che il **circuito è asintoticamente stabile**.

Dividendo numeratore e denominatore per $R_1R_3C^2$ e confrontando con la formula generale (canonica) di un passa-banda invertente:

$$A_v(s) = -K\frac{\frac{\omega_0}{Q}s}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2} \qquad \text{con} \qquad \frac{\omega_0}{Q} = \frac{2}{R_3C}, \quad K\frac{\omega_0}{Q} = \frac{1}{R_1C}$$

possiamo ricavare i parametri caratteristici del filtro:

$$K = \frac{R_3}{2R_1} \quad ; \quad \omega_0^2 = \frac{1 + \frac{R_1}{R_2}}{R_1R_3C^2} \implies \omega_0 = \frac{1}{C}\sqrt{\left(\frac{1}{R_1} + \frac{1}{R_2}\right)\frac{1}{R_3}} \quad ; \quad Q = \frac{\omega_0R_3C}{2}$$

Passando al dominio delle frequenze reali ($s = j\omega$ e $\omega > 0$):

$$A_v(j\omega) = -K\frac{1}{1 + jQ\left(\frac{\omega}{\omega_0} - \frac{\omega_0}{\omega}\right)}$$

Il valore massimo si ha quando la parte immaginaria del denominatore si annulla, ovvero:

$$\frac{\omega}{\omega_0} = \frac{\omega_0}{\omega} \implies \omega = \omega_0 \quad \text{(pulsazione di centrobanda)}$$

A questa pulsazione il guadagno è puramente reale e vale $-K$: il modulo è massimo, $|A_v|_{\max} = K = \frac{R_3}{2R_1}$, e la fase è π (il filtro è invertente). La larghezza di banda $\Delta\omega = \omega_2 - \omega_1$ è definita come la differenza fra le due pulsazioni di taglio (dove il modulo scende a $1/\sqrt{2}$ del massimo). Il **fattore di qualità** o fattore di merito Q lega la larghezza di banda alla frequenza centrale:

$$|A_v(\omega_{1,2})| = \frac{1}{\sqrt{2}}|A_v|_{\max} = \frac{R_3\sqrt{2}}{4R_1} \quad ; \quad Q = \frac{\omega_0}{\Delta\omega}$$

Alle pulsazioni di taglio la parte immaginaria del denominatore vale ± 1, cioè $Q\left(\frac{\omega}{\omega_0} - \frac{\omega_0}{\omega}\right) = \pm 1$: risolvendo si trova proprio $\omega_2 - \omega_1 = \omega_0/Q$.

8.1.2 Filtro Notch (Elimina banda)

È possibile realizzare un filtro Notch (o elimina-banda) combinando il segnale d'ingresso originale V_S con l'uscita del filtro passa-banda appena analizzato, sfruttando un **sommatore invertente**.




Figura 8.2: Filtro notch: sommatore invertente fra l'ingresso e l'uscita del passa-banda.

Il sommatore invertente con tre resistenze uguali dà $V_{out} = -(V_S + V_{BP})$, quindi:

$$A_v = -(1 + A_{BP}) \begin{cases} \to 0 & \text{per } \omega = \omega_0 \\ \to -1 & \text{per } \omega \to 0 \text{ e } \omega \to \infty \end{cases}$$

Scegliendo $R_3 = 2R_1$ nel filtro passa-banda si ha $K = 1$, cioè a centrobanda $A_{BP}(\omega_0) = -1$ esattamente, e l'uscita si annulla. Sostituendo l'espressione canonica del passa-banda con $K = 1$:

$$A_v = -\left(1 - \frac{\frac{\omega_0}{Q}s}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2}\right)$$


la funzione di trasferimento totale diviene:

$$A_v = -\frac{s^2 + \omega_0^2}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2} \tag{8.3}$$

che ha la forma $K\,\frac{s^2+\omega_0^2}{s^2+\frac{\omega_0}{Q}s+\omega_0^2}$ con $K = -1$. Gli zeri $s = \pm j\omega_0$ stanno sull'asse immaginario: il filtro sopprime completamente la pulsazione ω_0 ($A_v = 0$), mentre le frequenze molto basse o molto alte passano con modulo unitario ($A_v \to -1$, cioè solo invertite di segno). ω_0 e Q sono gli stessi del passa-banda (con $R_3 = 2R_1$ si ha $Q = \omega_0 R_1 C$).

8.2 Filtro attivo generico del 2° ordine

È possibile definire un'architettura generica a retroazione multipla, descritta tramite 5 ammettenze generiche $Y_1 \dots Y_5$, che a seconda della scelta dei componenti può assumere le funzioni di filtri diversi.



Risolvendo il circuito ai nodi centrali, si ricava la seguente **funzione di trasferimento**:

$$A_v = \frac{V_{out}}{V_S} = -\frac{Y_1 Y_3}{Y_4(Y_1 + Y_2 + Y_3 + Y_5) + Y_3 Y_5} \tag{8.4}$$

Il numeratore è un **monomio** (al più di 1° grado in s), il denominatore un **trinomio di 2° grado**. La formula si ricava da due equazioni:

- all'ingresso invertente (massa virtuale): $Y_3 V_A + Y_4 V_{out} = 0 \Rightarrow V_A = -\dfrac{Y_4}{Y_3} V_{out}$;
- al nodo centrale: $Y_1(V_S - V_A) = (Y_2 + Y_3)V_A + Y_5(V_A - V_{out})$.

Il passa-banda del paragrafo precedente è il caso $Y_1 = 1/R_1$, $Y_2 = 1/R_2$, $Y_3 = sC_1$, $Y_4 = 1/R_3$, $Y_5 = sC_2$.

▷ **Sintesi di un Filtro Passa-basso**: Per realizzare un passa-basso, al numeratore serve una costante (nessuna dipendenza da s). Analizzando il denominatore, affinché emerga un polinomio di 2° grado in s, si impone la seguente scelta dei componenti:

- Y_1, Y_3 = resistenze. Essendo indipendenti dalla frequenza, garantiscono un numeratore costante.
- Y_4 = capacità. Poiché deve essere proporzionale a s, trasforma il gruppo in un termine di 1° grado.
- Y_2 = capacità. Interagendo con Y_4, fa apparire il termine in s^2 necessario per il secondo ordine.
- Y_5 = resistenza. Fornisce il termine noto $Y_3 Y_5$ del denominatore: senza di esso ci sarebbe un polo in $s = 0$ e il guadagno in continua non sarebbe finito.

Con $Y_1 = 1/R_1$, $Y_2 = sC_2$, $Y_3 = 1/R_3$, $Y_4 = sC_4$, $Y_5 = 1/R_5$ si ottiene:

$$A_v = -\frac{\frac{1}{R_1 R_3}}{s^2 C_2 C_4 + s\, C_4 \left(\frac{1}{R_1} + \frac{1}{R_3} + \frac{1}{R_5}\right) + \frac{1}{R_3 R_5}}$$

Per $\omega \to 0$ il guadagno vale $-R_5/R_1$; per $\omega \to \infty$ va a zero con pendenza $-40\,\mathrm{dB/decade}$ (dopo un eventuale tratto a $-20\,\mathrm{dB/decade}$ se i due poli sono reali e distinti).

8.3 Filtri VCVS (Sallen-Key)

La cella Sallen-Key o filtro a **sorgente di tensione controllata in tensione (VCVS)** usa l'operazionale in configurazione non invertente, cioè come amplificatore di tensione di guadagno G, e una rete di 4–5 ammettenze che realizza la funzione di trasferimento di 2° ordine.

8.3.1 Topologia Generale




Figura 8.3: Topologia generale della cella di Sallen-Key.

Il blocco evidenziato funge da amplificatore non invertente di guadagno G:

$$G = 1 + \frac{R_B}{R_A} = \frac{V_{out}}{V^+} \qquad \text{Se } R_A \to \infty \implies G = 1 \text{ (Voltage Follower)} \tag{8.5}$$

La tensione all'ingresso non invertente V^+ dipende dal partitore composto da Y_3 e Y_4 a partire dal nodo A:

$$V^+ = \frac{Z_4}{Z_3 + Z_4} V_A = \frac{Y_3}{Y_3 + Y_4} V_A$$

Applicando il **Teorema di Millman** per calcolare V_A, si ottiene l'espressione completa per la funzione di trasferimento:

$$V_A = \frac{Y_1 V_S + Y_5 V_{out}}{Y_1 + Y_2 + \frac{Y_3 Y_4}{Y_3 + Y_4} + Y_5} \qquad \text{e ricordando che} \quad V_A = \frac{V_{out}}{G} \frac{Y_3 + Y_4}{Y_3}$$

Possiamo trovare l'espressione generica per l'amplificazione $A_v(V_S, V_{out})$ della cella VCVS:

$$\boxed{A_v = \frac{G Y_1 Y_3}{(Y_1 + Y_2 + Y_5)(Y_3 + Y_4) + Y_3 Y_4 - G Y_3 Y_5}} \tag{8.6}$$

8.3.2 Esempio: Filtro Passa Basso Sallen-Key

Affinché la cella Sallen-Key operi come filtro passa-basso di 2° ordine della forma $A_v \propto \frac{1}{(s+\omega_1)(s+\omega_2)}$, la scelta delle ammettenze ricade tipicamente su:

- Y_1, Y_3 = resistenze (costanti).
- Y_4 = capacità (termine di 2° grado generato dal prodotto).

- Y_2 = resistenza (costante) e Y_5 = capacità (oppure ruoli scambiati). In generale, la scelta più comune è rimuovere la resistenza verso massa $Y_2 = 0$, mentre Y_5 (la capacità di feedback) non può essere rimossa senza snaturare il filtro.

Prendiamo $Y_1 = Y_3 = 1/R$, $Y_2 = 0$, $Y_4 = sC_4$, $Y_5 = sC_5$ e lo stadio di guadagno come inseguitore ($R_A \to \infty$, $G = 1$). Il comportamento ai limiti è:

- $\omega \to 0 : V_{out} = V_S$ (le capacità sono aperte: in R non passa corrente e $V^+ = V_S$);
- $\omega \to \infty : V_{out} = 0$ (C_4 cortocircuita a massa l'ingresso non invertente).

Sostituendo nella formula generale si ottiene:

$$A_v = \frac{1}{1 + 2sRC_4 + s^2R^2C_4C_5} \qquad \Longrightarrow \qquad \omega_0 = \frac{1}{R\sqrt{C_4C_5}}, \qquad Q = \frac{1}{2}\sqrt{\frac{C_5}{C_4}}$$

Il rapporto fra le due capacità fissa quindi il **fattore di qualità** Q, che determina la selettività del filtro (forma del "ginocchio"). A $\omega = \omega_0$ si ha sempre $\phi = -\frac{\pi}{2}$ e $|A_v(\omega_0)| = Q$:

- $C_4 = C_5 = C$: $Q = \frac{1}{2}$ e $A_v = \dfrac{1}{(1 + sRC)^2}$ (due poli reali coincidenti in $\omega_0 = \frac{1}{RC}$). Il filtro è **poco selettivo**: $|A_v(\omega_0)| = \frac{1}{2} = -6\,\text{dB}$.
- $C_4 = C$, $C_5 = 2C$: $Q = \frac{1}{\sqrt{2}}$ e si ottiene il **filtro di Butterworth** (massimamente piatto):

$$A_v = \frac{1/2}{s^2R^2C^2 + sRC + 1/2}, \qquad \omega_0 = \frac{1}{\sqrt{2}\,RC}, \qquad |A_v(\omega)| = \left(1 + \frac{\omega^4}{\omega_0^4}\right)^{-1/2} \tag{8.7}$$

  con $|A_v(\omega_0)| = \frac{1}{\sqrt{2}} = -3\,\text{dB}$.

- $C_5 > 2C_4$: $Q > \frac{1}{\sqrt{2}}$, il ginocchio è più netto ma compare un picco di risonanza vicino a ω_0.

Aumentando l'ordine del filtro (più celle in cascata) il taglio diventa più ripido e il filtro più selettivo.

8.3.3 Realizzazione di un Notch tramite Sfasatore

Un altro approccio alla reiezione di banda prevede l'uso di un blocco **sfasatore** (all-pass) in cui il condensatore standard viene sostituito da un blocco risonante.




Figura 8.4: Filtro sfasatore (all-pass).

Il circuito base (con le due resistenze R' uguali) possiede una funzione di trasferimento di sfasamento:

$$\frac{V_{out}}{V_S} = \frac{1 - sRC}{1 + sRC}$$

che ha modulo 1 a tutte le frequenze e fase $-2\arctan(\omega RC)$: il segnale non viene attenuato ma solo sfasato.
Immaginiamo ora di sostituire il condensatore C con un **circuito RLC serie** di impedenza Z, in cui la resistenza ha lo stesso valore R del ramo d'ingresso:

$$Z = sL + \frac{1}{sC} + R$$

Le equazioni ai nodi dell'operazionale forniscono:

$$V^- = \frac{1}{2}(V_S + V_{out}) \quad ; \quad V^+ = \frac{Z}{Z + R} V_S$$

Uguagliandole, deduciamo il comportamento del Notch risonante:

$$\frac{V_{out}}{V_S} = \frac{Z - R}{Z + R} = \frac{1 + s^2 LC}{1 + 2sRC + s^2 LC} \tag{8.8}$$

Gli zeri $s = \pm j/\sqrt{LC}$ stanno sull'asse immaginario: alla pulsazione $\omega_0 = 1/\sqrt{LC}$ la serie LC si annulla, $Z = R$ e quindi $V_{out} = 0$. Per $\omega \to 0$ e $\omega \to \infty$ si ha invece $|Z| \to \infty$ e $V_{out} \to V_S$.
Nella pratica, costruire induttori fisici L di alto valore pone seri limiti di ingombro e di prestazioni. Per tale ragione, L non è quasi mai fisicamente presente, ma viene simulato elettronicamente tramite circuiti come il **giratore di Antoniou** (sezione seguente), che realizza un'induttanza equivalente $L_{eq} = \frac{R_1 R_3 R_4}{R_2} C_2$.

8.4 Giratori e Induttanze Sintetiche

I **giratori** sono componenti o reti attive capaci di trasformare una capacità in un'induttanza (e, più in generale, di convertire un'impedenza nel suo reciproco $Z \to Z' \propto 1/Z$).

Nel mondo della progettazione elettronica, **le criticità legate al campo magnetico e agli induttori reali sono numerose**: isteresi, ingombri voluminosi e componenti reattive parassite mal sopportano l'integrazione su chip. Al contrario, il campo elettrico e i condensatori dielettrici sono facilmente gestibili e miniaturizzabili. I giratori permettono dunque di realizzare **induttanze elettroniche** tramite condensatori e operazionali, contenendo drasticamente le dimensioni rispetto alle controparti a bobina.

8.4.1 Il Giratore di Antoniou

Una delle architetture più celebri e resistenti alle non idealità degli op-amp è il General Impedance Converter (GIC) sviluppato da Andreas Antoniou.




Figura 8.5: Circuito simulatore di induttanza (Giratore di Antoniou).

L'analisi parte dall'estremità inferiore. Per il cortocircuito virtuale di U_1 (fra A e B) e di U_2 (fra B e C), i tre nodi A, B e C si trovano tutti alla tensione di ingresso V_{in}.

$$I_4 = \frac{V_{in}}{R_4} = I_C \qquad \text{(il nodo C è collegato solo all'ingresso + di } U_2\text{, che non assorbe corrente)}$$

$$I_3 \neq I_C \qquad \text{(il nodo fra } R_3 \text{ e } C_2 \text{ è l'uscita di } U_2\text{, che può assorbire o erogare corrente)}$$

La caduta di tensione ai capi di C_2, attraversato da I_C, fissa la tensione dell'uscita di U_2: $V_{U_2} = V_{in} + \frac{I_C}{sC_2}$. Da questa si ricavano a ritroso le correnti nei rami R_3, R_2, R_1:

$$I_3 = \frac{V_B - V_{U_2}}{R_3} = -\frac{I_C}{sR_3C_2} = -\frac{V_{in}}{sR_3R_4C_2} = I_2 \qquad \text{(il nodo B non cede corrente agli ingressi)}$$

$$0 = V_A - V_B = R_1I_1 + R_2I_2 \implies I_1 = -\frac{R_2}{R_1}I_2 = \frac{R_2\,V_{in}}{sR_1R_3R_4C_2}$$

La corrente I_1 è proprio la corrente assorbita dal morsetto d'ingresso, perché l'ingresso − di U_1 non assorbe corrente.

Sostituendo e calcolando l'impedenza equivalente vista dal morsetto d'ingresso:

$$Z_{in} = \frac{V_{in}}{I_1} = s\frac{R_1R_3R_4C_2}{R_2} \equiv sL_{eq} \tag{8.9}$$

Dove l'**induttanza equivalente** ammonta a:

$$\boxed{L_{eq} = \frac{R_1R_3R_4}{R_2}C_2} \tag{8.10}$$

Questo conferma l'efficacia del giratore: sfruttando dei resistori e un solo condensatore su silicio, possiamo emulare il comportamento induttivo ad alti livelli di precisione per integrare filtri complessi (come il notch risonante) nei circuiti integrati.

Nota

Attenzione alla polarità degli ingressi (idealità vs. realtà): l'analisi svolta sopra impone solo $V_+ = V_-$ per ciascun operazionale, un'equazione simbolica che non distingue quale terminale sia invertente e quale non invertente: scambiando i due ingressi di U_1 o U_2 si otterrebbe formalmente la *stessa* L_{eq}. Con operazionali reali (guadagno e banda finiti) il circuito è invece un doppio anello di retroazione, positiva e negativa: la stabilità richiede che quella negativa domini alle alte frequenze, condizione che dipende proprio da quella polarità. Se gli ingressi sono scambiati, il guadagno d'anello introduce poli nel semipiano destro: in simulazione SPICE (o in laboratorio) il circuito non si comporta più da induttanza ma satura immediatamente verso V_{CC}/V_{EE}, oppure oscilla. La piedinatura mostrata in figura è quella verificata stabile.

Riepilogo del Capitolo

IMPORTANTE

Gli esercizi di questo capitolo mostrano come il **cortocircuito virtuale** e il **Teorema di Millman** (sezione 4.3, sezione 1.3) bastino a derivare la funzione di trasferimento di qualunque filtro attivo a singolo operazionale, e come un **giratore** possa sintetizzare un'induttanza senza bobine fisiche.

Nota

Formulario delle topologie trattate:

- **Filtro MFB (retroazione multipla), forma generale a 5 ammettenze:** $A_V = -\dfrac{Y_1 Y_3}{Y_4(Y_1+Y_2+Y_3+Y_5)+Y_3 Y_5}$.
- **Passa-banda MFB:** $A_V = -K\dfrac{(\omega_0/Q)s}{s^2+(\omega_0/Q)s+\omega_0^2}$, con $K = R_3/2R_1$, $\omega_0 = \frac{1}{C}\sqrt{(1/R_1+1/R_2)/R_3}$.
- **Sallen-Key (VCVS), forma generale:** $A_V = \dfrac{G\,Y_1 Y_3}{(Y_1+Y_2+Y_5)(Y_3+Y_4)+Y_3 Y_4 - G Y_3 Y_5}$.
- **Stabilità del denominatore (2° ordine):** verificata con il criterio di Routh-Hurwitz.
- **Induttanza sintetica (giratore di Antoniou):** $L_{eq} = \dfrac{R_1 R_3 R_4}{R_2}\,C_2$.

Parte II

Elettronica Digitale

Capitolo 9. Segnali, algebra di Boole e reti logiche

(27 febbraio – 2 marzo 2026)

9.1 Segnali analogici e digitali

DEFINIZIONE: Segnale analogico

assume valori continui (onde). È il tipo di segnale presente in natura.

Segnale digitale: assume valori discreti, tipicamente $\{0, 1\}$.

Il passaggio da un segnale analogico a uno digitale permette di **memorizzare meglio i dati**: un valore discreto è notevolmente più robusto al rumore, non subisce degrado nel tempo, ed è molto più semplice da elaborare e conservare in dispositivi di memoria rispetto a un segnale continuo. Inoltre, i sistemi digitali garantiscono una **riproducibilità esatta** dei risultati e godono di un'elevata flessibilità grazie alla possibilità di essere programmati via software.

9.2 Algebra di Boole

L'algebra di Boole fu pubblicata a metà dell'Ottocento (nel 1854, ad opera del matematico inglese George Boole, con il trattato *An Investigation of the Laws of Thought*) come base matematica per lo studio della logica. Per definirla formalmente servono i seguenti ingredienti:

- un insieme B che contiene **2 valori** (es. $\{0, 1\}$);
- su B agiscono **2 operazioni** (tipicamente $+$ e $\cdot$, cioè OR e AND);
- gli **elementi neutri** delle due operazioni sono gli stessi 2 elementi di B;
- si definisce un'ulteriore operazione, il **NOT**, che manda i due valori l'uno nell'altro ($0 \to 1$, $1 \to 0$).

Notazione: la negazione di una variabile si indica con un trattino sopra la lettera, ad esempio $\overline{A}$.

9.2.1 Il concetto di duale

DEFINIZIONE: Duale

Duale di un'espressione booleana: si ottiene scambiando tra loro le due operazioni principali e gli elementi neutri:

- $+$ con $\cdot$;
- 0 con 1;
- il NOT resta invariato.

Quindi, se una proprietà è vera, anche la sua forma duale è vera.

Per esempio, il duale di

$$A + 0 = A$$

è

$$A \cdot 1 = A.$$

Allo stesso modo, il duale della proprietà di complementarità

$$A + \overline{A} = 1$$

è

$$A \cdot \overline{A} = 0.$$

Il **principio di dualità** è molto utile perché, una volta nota una proprietà, si ottiene immediatamente la sua versione duale senza doverla dimostrare separatamente. Ad esempio:


- commutativa: $A + B = B + A$ ha come duale $A \cdot B = B \cdot A$;
- associativa: $(A + B) + C = A + (B + C)$ ha come duale $(A \cdot B) \cdot C = A \cdot (B \cdot C)$;
- distributiva: $A + (B \cdot C) = (A + B) \cdot (A + C)$ ha come duale $A \cdot (B + C) = (A \cdot B) + (A \cdot C)$.

9.3 Cenni storici

- Nel 1938 **Claude Shannon** introdusse l'uso dell'algebra di Boole per l'analisi e la sintesi dei circuiti a relè, inventando di fatto l'applicazione alle reti logiche.
- **Huntington** (1904) formulò i postulati che definiscono rigorosamente l'algebra booleana. Da questa impostazione segue che ogni rete logica può essere realizzata combinando blocchi elementari a 2 ingressi e 1 uscita.
- Il **transistor** (*transfer* + *resistor*) fu inventato nel 1947 ai Bell Labs. Da lì, nel giro di circa dieci anni, nacque l'elettronica a stato solido moderna e nel 1958 fu realizzato il primo circuito integrato.

9.4 Reti logiche

Una rete logica può essere vista come una scatola nera con n ingressi I_i e m uscite O_i:



IMPORTANTE

$O_i = f(I_i)$: per ogni uscita esiste una funzione che dipende dagli ingressi I_i: a ogni combinazione degli ingressi corrisponde **uno e un solo** valore dell'uscita. Sia gli O_i che gli I_i possono assumere solo i valori 0 oppure 1.


La funzione è **suriettiva** (cioè assume effettivamente entrambi i valori 0 e 1) solo se non è costante: le funzioni costanti, come $O_1 = 0$ e $O_{16} = 1$ nella tabella a 2 ingressi, non lo sono.


9.4.1 Funzioni a 1 ingresso

Con un solo ingresso I esistono $2^{2^1} = 4$ possibili funzioni di uscita:

I	O_1	O_2	O_3	O_4
0	0	1	0	1
1	0	0	1	1
	0	NOT	ID	1

Questa è la **tabella di verità** delle 4 funzioni a un ingresso: due sono costanti (0 e 1), una è l'**identità** (ID, o *buffer*) e una è la **negazione** (NOT).






9.4.2 Funzioni a 2 ingressi


Con due ingressi I_1, I_0 ci sono $2^2 = 4$ combinazioni in ingresso e $2^{2^2} = 16$ possibili funzioni di uscita. La tabella completa è:


Funzione	**00**	**01**	**10**	**11**	**Espressione Booleana**	**Nome comune / Significato**
O_1	0	0	0	0	0	Costante 0 (Falsa)
O_2	1	0	0	0	$\overline{I_1 + I_0} = \overline{I_1} \cdot \overline{I_0}$	**NOR**
O_3	0	1	0	0	$\overline{I_1} \cdot I_0$	Inibizione di I_1 (da I_0)
O_4	0	0	1	0	$I_1 \cdot \overline{I_0}$	Inibizione di I_0 (da I_1)
O_5	0	0	0	1	$I_1 \cdot I_0$	**AND**
O_6	1	1	0	0	$\overline{I_1}$	**NOT** I_1
O_7	1	0	1	0	$\overline{I_0}$	**NOT** I_0
O_8	1	0	0	1	$\overline{I_1 \oplus I_0} = I_1 \odot I_0$	**XNOR** (Equivalenza)
O_9	0	1	1	0	$I_1 \oplus I_0$	**XOR** (OR esclusivo)
O_{10}	0	1	0	1	I_0	Identità I_0 (Buffer I_0)
O_{11}	0	0	1	1	I_1	Identità I_1 (Buffer I_1)
O_{12}	1	1	1	0	$\overline{I_1 \cdot I_0}$	**NAND**
O_{13}	1	1	0	1	$\overline{I_1} + I_0$ o $I_1 \rightarrow I_0$	Implicazione ($I_1 \implies I_0$)
O_{14}	0	1	1	1	$I_1 + I_0$	**OR**
O_{15}	1	0	1	1	$I_1 + \overline{I_0}$ o $I_0 \rightarrow I_1$	Implicazione ($I_0 \implies I_1$)
O_{16}	1	1	1	1	1	Costante 1 (Vera)


Nota sui simboli: L'operatore $\oplus$ (più cerchiato) rappresenta lo **XOR** (OR esclusivo, $I_1 \oplus I_0$), che vale 1 se e solo se i due ingressi sono diversi. L'operatore $\odot$ (punto cerchiato) rappresenta lo **XNOR** (equivalenza logica, $I_1 \odot I_0 = \overline{I_1 \oplus I_0}$), che vale 1 se e solo se i due ingressi sono uguali.
Tra le 16 funzioni, le più importanti hanno un nome ed un simbolo proprio:











9.4.3 Funzioni a n ingressi

In generale, con n ingressi si hanno 2^n possibili combinazioni in ingresso e 2^{2^n} possibili funzioni di uscita. Le porte AND, NAND, OR, NOR, XOR si generalizzano naturalmente a n ingressi.

9.5 Bit di parità

DEFINIZIONE: Bit di parità

Il **bit di parità** è un bit aggiuntivo utilizzato per rilevare errori singoli che possono verificarsi quando un segnale viene trasmesso in un canale rumoroso:

- Nella **parità pari** (*even parity*), il bit P si sceglie affinché il numero totale di "1" trasmessi sia pari:
  - se il numero di 1 nel dato è **pari** $\Rightarrow P = 0$;
  - se il numero di 1 nel dato è **dispari** $\Rightarrow P = 1$.
- Nella **parità dispari** (*odd parity*), la regola è invertita (il numero totale di "1" deve essere dispari).

Il controllo di parità è semplice ma limitato: può rilevare un numero dispari di errori (tipicamente un solo bit errato), ma fallisce se avvengono due errori simultanei, poiché la parità complessiva rimane inalterata.

ESERCIZIO: Esempio numerico

Supponiamo di trasmettere il dato a 3 bit $D = 110$ usando **parità pari**:


- Il dato 110 contiene **due** 1 $\Rightarrow$ il numero di 1 è già pari $\Rightarrow P = 0$.
- Si trasmette la sequenza $\underbrace{1\,1\,0}_{\text{dato}}\;\underbrace{0}_{P}$ (totale: due 1, pari ✓).
- Se durante la trasmissione un bit si corrompe, ad es. arriva **1 0 0 0**: ora c'è solo un 1, il numero è **dispari** $\Rightarrow$ errore rilevato!
- Se invece si corrompono **due** bit contemporaneamente, la parità resta pari e l'errore **non** viene rilevato (limite del metodo).

9.6 Esercizio: semplice circuito per abilitare la presa dati

*Disegnare un circuito che generi un segnale per abilitare la presa dati di un esperimento se ha il segnale di **sicurezza** S attivo, se c'è la richiesta di una presa dati che può essere di **calibrazione** o **standard** (non entrambe), e se l'operatore chiede di abilitare l'**acquisizione**. Inoltre la presa dati si deve arrestare se S non è più attivo.*

Come si risolve (ragionamento passo per passo):

1. **Identificare le condizioni.** L'uscita deve essere 1 (abilitata) *solo* quando **tutte** le seguenti condizioni sono soddisfatte:
   - il segnale di sicurezza $S = 1$;
   - il segnale di acquisizione $A = 1$;
   - esattamente **uno** tra calibrazione C e standard T è attivo (non né entrambi, né nessuno).
2. **Tradurre ogni condizione in logica:**
   - "Sicurezza attiva" $\rightarrow$ basta S.
   - "Acquisizione attiva" $\rightarrow$ basta A.
   - "Calibrazione *o* Standard, ma **non entrambe**" $\rightarrow$ questa è esattamente la definizione dello **XOR**: $C \oplus T$ vale 1 quando i due ingressi sono *diversi* (uno 0 e uno 1), e 0 quando sono uguali (entrambi 0 oppure entrambi 1).
3. **Combinare le condizioni con AND:** poiché tutte e tre le condizioni devono essere vere *contemporaneamente*, si mettono in AND:
$$\text{Uscita} = S \cdot A \cdot (C \oplus T)$$
4. **Ordine delle porte:** si mette S nell'ultima porta AND così, quando il segnale di sicurezza si abbassa, l'uscita si spegne immediatamente (minimo ritardo di propagazione).



Verifica con un esempio: supponiamo $S = 1$, $A = 1$, $C = 1$, $T = 0$.

$$C \oplus T = 1 \oplus 0 = 1, \qquad \text{Uscita} = 1 \cdot 1 \cdot 1 = 1 \quad \checkmark$$

Se invece sia calibrazione che standard sono attivi ($C = 1$, $T = 1$): $C \oplus T = 0 \Rightarrow$ Uscita $= 0$ (corretto: le due richieste si escludono a vicenda).

Riepilogo del Capitolo

IMPORTANTE

Una rete logica calcola, per ogni combinazione di ingressi $I_i \in \{0, 1\}$, una e una sola uscita $O = f(I_i)$; l'algebra di Boole (operazioni AND, OR, NOT su un insieme a due valori) è lo strumento matematico per descriverla, e il **principio di dualità** ne dimezza il lavoro di verifica delle proprietà.

Nota

Regole fondamentali:

- **Principio di dualità:** scambiando $+ \leftrightarrow \cdot$ e $0 \leftrightarrow 1$ (NOT invariato), una proprietà vera resta vera.
- **Funzioni booleane a n ingressi:** 2^n combinazioni possibili, 2^{2^n} funzioni distinte.
- **Porte a 2 ingressi notevoli:** AND, OR, NAND, NOR, XOR ($I_1 \oplus I_0$), XNOR ($I_1 \odot I_0$).
- **Bit di parità (pari):** $P = 0$ se il numero di 1 nel dato è pari, $P = 1$ se è dispari; rileva un numero dispari di errori, non un numero pari.

Capitolo 10. Realizzazione fisica delle porte logiche

(6 marzo 2026)

10.1 Esercizio: bit di parità a 4 bit

Progettare un circuito che calcoli il bit di parità di un numero a 4 bit. Il bit di parità è 0 se il numero di 1 nel numero è pari, 1 se è dispari.

Come si risolve (ragionamento passo per passo):

1. **Capire cosa serve (e perché può sembrare invertita).** L'obiettivo della **parità pari** è che il numero *totale* di 1 trasmessi (dato + bit P) sia sempre **pari**. Di conseguenza:

   - se nel dato ci sono già un numero **pari** di 1 $\Rightarrow$ non serve aggiungere nulla $\Rightarrow P = 0$;
   - se nel dato ci sono un numero **dispari** di 1 $\Rightarrow$ bisogna aggiungere un 1 per bilanciare $\Rightarrow P = 1$.

   Attenzione: $P = 1$ **non** significa "va tutto bene", significa "ho dovuto correggere la parità". Detto in modo diretto: P vale 1 quando il conteggio degli 1 nel dato è **dispari** (e dunque serviva un 1 extra per renderlo pari).
2. **Riconoscere la porta giusta.** Ricordiamo la tabella dello **XOR** a 2 ingressi:

A	B	$A \oplus B$	Significato
0	0	0	zero uni $\Rightarrow$ pari
0	1	1	un uno $\Rightarrow$ dispari
1	0	1	un uno $\Rightarrow$ dispari
1	1	0	due uni $\Rightarrow$ pari

   Lo XOR vale 1 esattamente quando il numero di 1 in ingresso è **dispari**: è dunque il componente perfetto per calcolare la parità!
3. **Estendere a 4 bit con la proprietà associativa.** Lo XOR è **associativo**, quindi possiamo calcolare la parità su più bit applicandolo in cascata, come somma modulo 2:

   $$P = I_3 \oplus I_2 \oplus I_1 \oplus I_0$$

   Il risultato vale 1 se e solo se il numero totale di 1 tra i 4 bit è dispari (esattamente ciò che vogliamo).
4. **Costruire il circuito.** Uno XOR accetta solo 2 ingressi, quindi si procede **a coppie**:

   - Primo livello: $X_A = I_1 \oplus I_0$ e $X_B = I_3 \oplus I_2$ (due porte XOR in parallelo).
   - Secondo livello: $P = X_A \oplus X_B$ (una porta XOR che combina i risultati parziali).

   Servono quindi **3 porte XOR** in totale.
5. **Verifica numerica.** Prendiamo $N = 1011$:

   - Conta degli uni: tre 1 $\Rightarrow$ dispari $\Rightarrow$ ci aspettiamo $P = 1$.
   - Calcolo: $X_A = 1 \oplus 1 = 0, \quad X_B = 1 \oplus 0 = 1, \quad P = 0 \oplus 1 = 1$ ✓

   Prendiamo $N = 1100$:


   - Conta degli uni: due 1 $\Rightarrow$ pari $\Rightarrow$ ci aspettiamo $P = 0$.
   - Calcolo: $X_A = 0 \oplus 0 = 0, \quad X_B = 1 \oplus 1 = 0, \quad P = 0 \oplus 0 = 0$ ✓

Sia $N = I_3 I_2 I_1 I_0$. Si lavora a coppie di bit, applicando lo XOR a multipli di 2:

I_3	I_2	XOR
0	0	0
0	1	1
1	0	1
1	1	0


I_1	I_0	XOR
0	0	0
0	1	1
1	0	1
1	1	0

Il **calcolatore di parità** si ottiene combinando in cascata 3 porte XOR:



10.2 Verifica di una trasmissione tramite parità

Calcolando il bit di parità sia alla **partenza** (O_1) che all'**arrivo** (O_2) e confrontandoli con una porta **XNOR**, si fa passare il segnale solo se $O_1 = O_2$ (cioè 00 oppure 11): questo permette di controllare che il segnale non sia stato alterato durante la trasmissione.



10.3 Caratteristiche fisiche delle porte logiche


Le diverse **famiglie logiche** (RTL, DTL, HTL, TTL, ECL, MOS, CMOS) si confrontano in base a parametri come la porta di base, il fan-out, la potenza dissipata, l'immunità al rumore, il ritardo di propagazione e la frequenza massima di funzionamento. In generale:

- **TTL** (Transistor-Transistor Logic): ottimo compromesso velocità/potenza, molto diffusa;
- **ECL** (Emitter-Coupled Logic): velocissima ma con elevato consumo;
- **CMOS** (Complementary Metal-Oxide-Semiconductor): bassissima potenza dissipata, oggi la più usata nei circuiti integrati.

10.4 Implementazione delle porte logiche


10.4.1 NOT con un singolo transistor

La porta NOT più semplice si realizza con un singolo transistor NPN in configurazione a emettitore comune, con una resistenza di pull-up R_C verso V_{CC} e una resistenza di base R_B che limita la corrente di base:



IMPORTANTE


- $V_{in} = 5\,\text{V}\ (= 1) \Rightarrow$ il transistor satura $\Rightarrow V_{out} = 0,2\,\text{V}\ (= 0)$;
- $V_{in} = 0\,\text{V}\ (= 0) \Rightarrow$ il transistor è spento $\Rightarrow V_{out} = 5\,\text{V}\ (= 1)$.



10.4.2 NOT in tecnologia TTL


Nella tecnologia TTL (*Transistor-Transistor Logic*), la porta logica base non utilizza singoli diodi o resistenze in ingresso, ma sfrutta i transistor bipolari (BJT) per migliorare velocità e prestazioni. La porta NOT TTL standard si divide in tre stadi principali:

1. **Stadio di ingresso**: utilizza un transistor NPN (Q_1) in cui l'emettitore funge da ingresso. Se l'ingresso è basso (0 V), Q_1 va in conduzione portando a massa la base dello stadio successivo. Se l'ingresso è alto (5 V), la giunzione base-emettitore è polarizzata inversamente e la corrente fluisce verso la base del driver.
2. **Sfasatore (driver)**: il transistor centrale (Q_2) riceve il segnale da Q_1 e pilota in controfase i due transistor finali. Produce due segnali logici opposti: uno al collettore e uno all'emettitore.
3. **Stadio di uscita a totem-pole**: costituito da due transistor (Q_3 e Q_4) impilati uno sull'altro e un diodo. Garantisce un'uscita "forte" a bassa impedenza in entrambi gli stati logici: Q_3 spinge attivamente l'uscita a livello alto (pull-up attivo), mentre Q_4 la tira a massa (pull-down). Il diodo aggiunge una caduta di tensione che garantisce che Q_3 resti spento quando Q_4 è in saturazione. Durante le commutazioni i due transistor possono condurre brevemente insieme: il resistore da 130 Ω limita il picco di corrente che ne deriva.



10.5 Immunità al rumore

L'immunità al rumore di un sistema digitale non è totale, ma è comunque molto più elevata di quella dei sistemi analogici, perché due porte in cascata "ripuliscono" il segnale ad ogni passaggio rigenerando i livelli di tensione:



Per garantire il corretto riconoscimento dei livelli logici, i costruttori definiscono le soglie di tensione per l'ingresso e l'uscita:

IMPORTANTE

Livello alto (High)

- $V_{OH,min}$: V_{out} minima garantita per l'uscita alta;
- $V_{OH,max}$: V_{out} massima possibile per l'uscita alta;
- $V_{IH,min}$: V_{in} minima richiesta in ingresso per essere letta come alta;
- $V_{IH,max}$: V_{in} massima ammessa per un ingresso alto.


Livello basso (Low)

- $V_{OL,min}$: V_{out} minima possibile per l'uscita bassa;
- $V_{OL,max}$: V_{out} massima garantita per l'uscita bassa;
- $V_{IL,min}$: V_{in} minima ammessa per un ingresso basso;
- $V_{IL,max}$: V_{in} massima tollerata in ingresso per essere letta come bassa.

La differenza tra le tensioni garantite in uscita e quelle minime/massime tollerate in ingresso definisce i **margini di rumore** (*noise margin*):

$$NM_H = V_{OH,min} - V_{IH,min} \qquad NM_L = V_{IL,max} - V_{OL,max}$$

I margini di rumore (NM_H e NM_L) rappresentano l'ampiezza massima di un disturbo (rumore elettrico, fluttuazioni) che può sommarsi al segnale durante il tragitto lungo il filo senza far sì che la porta successiva lo interpreti in modo errato o lo collochi nella *zona proibita*. In altre parole, è il "cuscinetto di sicurezza" contro il rumore.



Cosa rappresentano i due grafici:

- **Grafico di sinistra (Evoluzione nel tempo):** Mostra come varia nel tempo la tensione in ingresso (V_{in}) ad una porta. La fascia grigia è la **zona proibita**: se la tensione cade in quest'area, il componente *non può* stabilire se il livello logico sia uno 0 o un 1. I fronti di salita e discesa del segnale devono attraversare questa zona il più rapidamente possibile.
- **Grafico di destra (Curva di trasferimento):** È il grafico V_{out} in funzione di V_{in} (es. per un inverter NOT). Un inverter ideale commuterebbe a gradino esatto, ma nella realtà c'è una pendenza. Mostra chiaramente che finché V_{in} resta *fuori* dalla zona proibita grigia (a sinistra o a destra), V_{out} assume un valore netto e stabile ai margini del grafico logico.

10.6 Nomenclatura delle famiglie logiche e fan-out

10.6.1 Nomenclatura dei componenti

Le sigle dei circuiti integrati logici (IC) commerciali seguono uno schema di identificazione ben preciso. Ad esempio, una porta **SN74LS00N** viene così codificata:

$$\underbrace{SN}_{\text{ditta produttrice}}\ \underbrace{74}_{\text{famiglia logica}}\ \underbrace{LS}_{\text{sotto-famiglia}}\ \underbrace{00}_{\text{funzione}}\ \underbrace{N}_{\text{package}}$$

In dettaglio:

- **Ditta produttrice**: ad esempio *SN* per Texas Instruments, *MC* per Motorola.
- **Famiglia logica / range temperature**: la famiglia **74** è per uso commerciale ($0^\circ\text{C} \div 70^\circ\text{C}$), mentre la **54** è per uso militare/aerospaziale con tolleranze molto più ampie ($-55^\circ\text{C} \div 125^\circ\text{C}$).
- **Sotto-famiglia (tecnologia)**: specifica le caratteristiche di velocità e consumi. Ad esempio *LS* (Low-power Schottky), *HC* (High-speed CMOS), *ALS* (Advanced Low-power Schottky).
- **Funzione**: il codice *00* indica ad esempio "Quad 2-input NAND gate" (4 porte NAND a due ingressi), *04* indica un *hex inverter* (6 porte NOT nello stesso integrato), ecc.
- **Package**: indica il tipo di contenitore fisico del chip. Ad esempio la lettera *N* indica il classico package plastico DIP (Dual In-line Package) per fori passanti, *D* indica un package SOIC per montaggio superficiale.

10.6.2 Fan-Out (capacità di pilotaggio)

DEFINIZIONE: Fan-Out


numero massimo di ingressi di porte logiche uguali che l'uscita di una determinata porta è in grado di pilotare, garantendo i corretti livelli di tensione.

Perché c'è un limite? Ogni porta in ingresso assorbe (o eroga) una piccolissima quantità di corrente. Se colleghiamo troppe porte all'uscita di un'unica porta "driver", la somma di queste piccole correnti diventa elevata. Se il driver non è progettato per erogare tutta questa corrente, la sua tensione di uscita inizia ad abbassarsi (o alzarsi) finendo nella zona proibita e causando errori nel circuito.

Il calcolo del Fan-Out si effettua separatamente per i due stati logici Alto e Basso, prendendo poi il caso peggiore (il minimo tra i due calcoli):

$$FO_H = \frac{I_{out,H}}{I_{in,H}} \qquad FO_L = \frac{I_{out,L}}{I_{in,L}}$$

Nello schema seguente è illustrato il concetto: la corrente totale I_{out} che fuoriesce dalla porta "Driver" si divide in tante piccole I_{in} quanti sono i carichi. Tutta la rete di carichi può essere modellata teoricamente come un'unica resistenza equivalente verso massa o verso l'alimentazione:



Riepilogo del Capitolo

IMPORTANTE

Le porte logiche si realizzano fisicamente con transistor (es. TTL a tre stadi con uscita totem-pole); la qualità elettrica dell'interfacciamento fra porte reali si misura con i **margini di rumore** e il **fan-out**, non con il solo comportamento ideale 0/1.

Nota

Regole fondamentali:

- **Margini di rumore:** $NM_H = V_{OH,min} - V_{IH,min}$, $NM_L = V_{IL,max} - V_{OL,max}$.
- **Fan-Out:** $FO_H = I_{out,H}/I_{in,H}$, $FO_L = I_{out,L}/I_{in,L}$ (si considera il minimo tra i due).
- **Calcolatore di parità a 4 bit:** $P = I_3 \oplus I_2 \oplus I_1 \oplus I_0$ (cascata di porte XOR, per associatività).
- **Famiglie logiche:** TTL (compromesso velocità/potenza), ECL (veloce, alto consumo), CMOS (bassissima potenza, oggi predominante).

Capitolo 11. Algebra di Boole: assiomi, proprietà e sintesi

(13 marzo – 16 marzo 2026)

11.1 Tempi caratteristici delle porte logiche

DEFINIZIONE: Tempo di propagazione

Tempo di propagazione t_P: calcolato fra V_{in} e V_{out}; è il tempo che intercorre fra i momenti in cui i segnali raggiungono il 50% della loro intensità fra V_{OL} e V_{OH}. È dovuto alle risposte dei transistor (inter-sat).

Tempo di transizione t_r: si misura su un *solo* segnale (V_{in} oppure V_{out}); è il tempo fra i momenti in cui il segnale è al 10% e al 90% della sua escursione (salita) o al 90% e al 10% (discesa). È dovuto ad effetti capacitivi.

11.2 Assiomi dell'algebra di Boole

L'algebra di Boole è definita dai seguenti assiomi su un insieme B con $|B| = 2$:

- **Chiusura**: $\forall\, a, b \in B \Rightarrow a + b \in B$ (OR) e $a \cdot b \in B$ (AND).
- **Elementi neutri**: $a + 0 = a$ (0 è neutro per OR); $a \cdot 1 = a$ (1 è neutro per AND).
- **Operazioni complemento**: $\overline{a} + a = 1$ e $\overline{a} \cdot a = 0$ (elemento opposto).
- **Involuzione**: $\overline{\overline{a}} = a$.

11.3 Proprietà dell'algebra di Boole

- **Commutativa**: $a + b = b + a$; $a \cdot b = b \cdot a$.
- **Associativa**: $(a + b) + c = a + (b + c) = a + b + c$; $(a \cdot b) \cdot c = a \cdot (b \cdot c) = a \cdot b \cdot c$.
- **Distributiva**: $(a + b) \cdot c = a \cdot c + b \cdot c$; $(a \cdot b) + c = (a + c) \cdot (b + c)$.
  Si verifica con le tabelle di verità.
- **Dualità**: posso sempre scambiare un'operazione con l'altra insieme a tutti gli elementi (operazione, neutro, opposto). Funziona perché è un'algebra a 2 elementi, quindi 0 è uno e 1 è l'altro: $a + 0 = a \Rightarrow a \cdot 1 = a$.
- **Assorbimento**: $a + a \cdot b = a$; (duale) $a \cdot (a + b) = a$.
- **Idempotenza**: $a + a = a$; $a \cdot a = a$.

11.3.1 Teorema della semplificazione

$$x \cdot y + x \cdot \overline{y} = x$$

$$x \cdot y + x \cdot \overline{y} = x \cdot (y + \overline{y}) = x \cdot 1 = x$$

Duale: $(x + y) \cdot (x + \overline{y}) = x$. Ad esempio, scambiando il ruolo delle variabili:

$$(x + y) \cdot (\overline{x} + y) = x\overline{x} + xy + \overline{x}y + y = 0 + y\,(x + \overline{x}) + y = y + y = y$$

11.3.2 Teorema della moltiplicazione e fattorizzazione

$$(x+y)\cdot(\overline{x}+z) = x\cdot z + \overline{x}\cdot y$$

Dimostrazione:

$$(x+y)\cdot(\overline{x}+z) = \overline{x}\cdot x + x\cdot z + \overline{x}\cdot y + y\cdot z = x\cdot z + \overline{x}\cdot y + yz(x+\overline{x}) = x\cdot z(1+y) + \overline{x}\cdot y(1+z) = x\cdot z + \overline{x}\cdot y$$

(usando $1+y=1$ per ogni y, e $yz = yz\,(x+\overline{x})$)
Duale: $(\overline{x}\cdot z) + (x\cdot y) = (\overline{x}+y)\cdot(x+z)$.


11.3.3 Leggi di De Morgan

$$x+y+z+\cdots = \overline{\overline{x}\cdot\overline{y}\cdot\overline{z}\cdots}$$
$$x\cdot y\cdot z\cdots = \overline{\overline{x}+\overline{y}+\overline{z}+\cdots}$$

11.4 Porte universali: NAND e NOR


Le porte NAND e NOR sono dette **porte universali** (o un set funzionalmente completo) perché con ciascuna di esse è possibile realizzare *qualsiasi* funzione booleana, replicando il comportamento di NOT, AND e OR. Al contrario, AND e OR *non* formano insiemi universali da soli, poiché, non potendo invertire un segnale, non permettono di realizzare la funzione NOT.

11.4.1 NAND come porta universale



11.4.2 NOR come porta universale

In modo duale alla NAND, anche la NOR può realizzare NOT, AND, OR e XOR:



Verifica degli XOR. Con le NAND, detta $n = \overline{AB}$ l'uscita della prima porta:

$$\overline{A\,n} = \overline{A} + AB = \overline{A} + B, \qquad \overline{B\,n} = A + \overline{B}, \qquad \overline{(\overline{A}+B)(A+\overline{B})} = \overline{AB + \overline{A}\,\overline{B}} = A\oplus B.$$

Con le NOR, detta $m = \overline{A+B} = \overline{A}\,\overline{B}$ l'uscita della prima porta:

$$\overline{A+m} = \overline{A}\,B, \qquad \overline{B+m} = A\,\overline{B}, \qquad \overline{\overline{A}B + A\overline{B}} = \overline{A\oplus B}$$

Le quattro NOR danno quindi lo XNOR; una quinta NOR con gli ingressi uniti (cioè un NOT) produce lo XOR.

11.5 Dalla tabella di verità al circuito

Data una tabella di verità, possiamo ricavare le espressioni logiche della funzione e i relativi circuiti. Consideriamo la seguente tabella per una funzione $F(a, b, c)$:

a	b	c	$F(a,b,c)$
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

Dalle **possibili uscite di** F possiamo ricavare le due forme canoniche attraverso due procedimenti duali. Vediamoli passo passo in modo semplice:

1. Mintermini e Prima Forma Canonica (SOP)

La logica è "costruire le combinazioni che ci danno 1":

- **Quali righe guardare:** Si prendono in considerazione solo le righe in cui $F = 1$.
- **Come scrivere il termine:** Per ogni riga, scriviamo il **prodotto (AND)** delle variabili.
- **Regola della negazione:** Se nella tabella la variabile vale **0** la scriviamo **negata** (con la barretta), se vale **1** la scriviamo **normale**.
- **Risultato finale:** Si sommano (OR) tra loro tutti i prodotti ottenuti. Si crea così la **SOP** (*Sum Of Products* - Somma di Prodotti).

Guardando la tabella precedente:

$$F(a,b,c) = \underbrace{\overline{a}\,\overline{b}c}_{\text{riga } 0,0,1} + \underbrace{\overline{a}b\overline{c}}_{\text{riga } 0,1,0} + \underbrace{a\overline{b}\,\overline{c}}_{\text{riga } 1,0,0} + \underbrace{ab\overline{c}}_{\text{riga } 1,1,0} + \underbrace{abc}_{\text{riga } 1,1,1}$$

2. Maxtermini e Seconda Forma Canonica (POS)

La logica qui è "escludere le combinazioni che ci danno 0":

- **Quali righe guardare:** Si prendono in considerazione solo le righe in cui $F = 0$.
- **Come scrivere il termine:** Per ogni riga, scriviamo la **somma (OR)** delle variabili.
- **Regola della negazione (qui si inverte!):** Se nella tabella la variabile vale **1** la scriviamo **negata**, se vale **0** la scriviamo **normale**.
- **Risultato finale:** Si moltiplicano (AND) tra loro tutte le somme ottenute. Si crea così la **POS** (*Product Of Sums* - Prodotto di Somme).

Guardando la tabella precedente:

$$F(a,b,c) = \underbrace{(a+b+c)}_{\text{riga } 0,0,0} \cdot \underbrace{(a+\overline{b}+\overline{c})}_{\text{riga } 0,1,1} \cdot \underbrace{(\overline{a}+b+\overline{c})}_{\text{riga } 1,0,1}$$

Nota

Di solito si semplificano queste espressioni (es. con le mappe di Karnaugh) prima di costruire i circuiti per risparmiare componenti.

11.5.1 Equivalenza delle due forme canoniche


Dimostriamo che le due forme canoniche descrivono la stessa funzione e sono equivalenti. Prendiamo i mintermini per cui $F = 0$ (cioè m_0, m_3, m_5) e neghiamo la loro somma, ovvero calcoliamo $\overline{\overline{F}}$. Per le leggi di De Morgan otteniamo esattamente la seconda forma canonica (POS):

$$\begin{aligned}\overline{\overline{a}\,\overline{b}\,\overline{c} + \overline{a}bc + a\overline{b}c} \quad &= \quad \text{(per le leggi di De Morgan)} \\ &= \overline{(\overline{a}\,\overline{b}\,\overline{c})} \cdot \overline{(\overline{a}bc)} \cdot \overline{(a\overline{b}c)} \\ &= (a+b+c) \cdot (a+\overline{b}+\overline{c}) \cdot (\overline{a}+b+\overline{c})\end{aligned}$$

Questo dimostra che le due forme canoniche portano allo stesso identico risultato logico.

11.5.2 I circuiti che corrispondono alle due forme

A queste due forme canoniche corrispondono due tipi di circuiti, entrambi strutturati su due "piani" di porte logiche. Il numero di ingressi e uscite dei piani dipende dal numero di variabili e dal numero di mintermini (o maxtermini):



11.5.3 Mappe di Karnaugh a 3 variabili

Data la tabella di verità vista in precedenza, possiamo costruire la mappa di Karnaugh a 3 variabili $c\backslash ab$. Le colonne sono ordinate secondo il **codice Gray** (00, 01, 11, 10; trattato nel capitolo 13). Questo ordine è fondamentale perché garantisce che le celle fisicamente adiacenti differiscano per **un solo bit**. In questo modo, raggruppando gli uni (o gli zeri) vicini, possiamo eliminare le variabili che cambiano di stato e ottenere un'espressione semplificata!

Semplificazione con Mintermini (uni)

c \ ab	00	01	11	10
0	0	1	1	1
1	1	0	1	0

Analisi dettagliata: Mintermini (Forma SOP)

L'obiettivo della mappa è **semplificare una funzione logica** raggruppando gli **1**. La regola d'oro per trovare la formula di ogni blocco è: se una variabile **cambia valore** all'interno del gruppo **si elimina**. Se **rimane costante**, **si tiene** (normale se 1, negata se 0).

- **Il blocco ROSSO (verticale al centro):** Le colonne (ab) sono sempre **11**, quindi $a = 1$ e $b = 1$ non cambiano e **le teniamo entrambe** (ab). La riga (c) passa da 0 a 1, quindi cambia e **la eliminiamo**. Risultato: ab.
- **Il blocco BLU (orizzontale in alto a sinistra):** La riga (c) è sempre **0**, quindi **la teniamo negata** ($\overline{c}$). Le colonne (ab) passano da 01 a 11: la a cambia (da 0 a 1) e si elimina, la b resta 1 e si tiene. Risultato: $b\overline{c}$.
- **Il blocco VERDE (orizzontale in alto a destra):** La riga (c) è sempre **0**, quindi **la teniamo negata** ($\overline{c}$). Le colonne (ab) passano da 11 a 10: la a resta 1 e si tiene, la b cambia (da 1 a 0) e si elimina. Risultato: $a\overline{c}$.
- **Il blocco ARANCIO (cella isolata in basso):** Non ha vicini, nessuna variabile cambia. Le teniamo tutte e tre per il valore che hanno: riga $c = 1$, colonna $ab = 00$. Risultato: $\overline{a}\,\overline{b}c$.

Unendo tutti i risultati parziali con un segno + (OR), otteniamo:

$$F = ab + b\overline{c} + a\overline{c} + \overline{a}\,\overline{b}c$$

Semplificazione con Maxtermini (zeri)

c \ ab	00	01	11	10
0	0	1	1	1
1	1	0	1	0

Analisi dettagliata: Maxtermini (Forma POS)

Se con i mintermini cercavamo gli 1, qui ci concentriamo **solo sugli 0**. La logica si **ribalta completamente**: i valori si invertono (se vale 0 si scrive normale a, se vale 1 si scrive negata $\overline{a}$) e le operazioni si invertono (somme dentro le parentesi, moltiplicazioni fuori).

In questa mappa specifica, gli zeri si trovano in diagonale. Poiché non sono vicini in orizzontale o verticale, **sono isolati** e non possiamo raggrupparli. Li prendiamo uno per uno:

- **Lo zero MARRONE (in alto a sinistra):** Riga $c = 0$, colonna $ab = 00$ (quindi $a = 0, b = 0$). Applicando il "mondo al contrario", diventano tutti normali e li uniamo con il $+$. Risultato: $(a + b + c)$.
- **Lo zero VIOLA (in basso al centro):** Riga $c = 1$, colonna $ab = 01$ (quindi $a = 0, b = 1$). I valori a 1 si negano. Risultato: $(a + \overline{b} + \overline{c})$.
- **Lo zero AZZURRO (in basso a destra):** Riga $c = 1$, colonna $ab = 10$ (quindi $a = 1, b = 0$). I valori a 1 si negano. Risultato: $(\overline{a} + b + \overline{c})$.

Moltiplichiamo (AND) tra loro i tre blocchi ottenuti per la soluzione finale:

$$F = (a + b + c) \cdot (a + \overline{b} + \overline{c}) \cdot (\overline{a} + b + \overline{c})$$

11.5.4 Esempi di mappe di Karnaugh a 4 variabili

Anche per 4 variabili si usa la codifica di Gray per disporre le combinazioni di due variabili (ab e cd) sui lati della tabella. I raggruppamenti (implicanti) devono essere composti da un numero di "1" (o "0") pari a una potenza di due $(1, 2, 4, 8 \ldots)$ e formare rettangoli. Essi possono anche "sconfinare" da un bordo all'altro della mappa, poiché i bordi opposti sono adiacenti.

L'obiettivo è coprire tutti gli 1 (o gli 0) col minor numero di raggruppamenti, il più larghi possibile. Analizziamo due funzioni diverse, tratte dagli appunti.

Mappa 1: Quando usare i Maxtermini NON conviene

cd \ ab	00	01	11	10
00	0	0	0	0
01	0	1	0	0
11	0	0	1	0
10	0	0	0	0

Analisi della Mappa 1: Perché i Maxtermini falliscono

In questa prima funzione, abbiamo ben quattordici zeri e solo due uni. Se proviamo a usare i **Maxtermini** (raggruppando gli 0, logica inversa), l'alto numero di zeri ci costringe a fare ben **4 raggruppamenti** che si accavallano caoticamente sfruttando anche i bordi!

- **Bordi orizzontali VIOLA (8 celle):** Comprende le righe $cd = 00, 10$. Resta solo $d = 0 \to d$. Risultato: (d).
- **Bordi verticali MARRONI (8 celle):** Comprende le colonne $ab = 00, 10$. Resta solo $b = 0 \to b$. Risultato: (b).
- **Quadrato AZZURRO (4 celle, alto a dx):** Colonne $11, 10$ $(a = 1 \to \overline{a})$ e righe $00, 01$ $(c = 0 \to c)$. Risultato: $(\overline{a} + c)$.
- **Quadrato MAGENTA (4 celle, basso a sx):** Colonne $00, 01$ $(a = 0 \to a)$ e righe $11, 10$ $(c = 1 \to \overline{c})$. Risultato: $(a + \overline{c})$.

Espressione trovata: $F = (d) \cdot (b) \cdot (\overline{a} + c) \cdot (a + \overline{c})$

Se invece usassimo i **Mintermini** per la stessa mappa, ci basterebbe raggruppare i due singoli **1** isolati (2 gruppi da una cella). Si otterrebbe $F = \overline{a}b\overline{c}d + abcd$ (solo **due** termini). **Conclusione:** con i maxtermini l'espressione si riduce, ma restano comunque molti termini (4 fattori, con raggruppamenti che si sovrappongono); con i mintermini bastano 2 termini, più facili da leggere e da realizzare. Conviene quindi usare i mintermini. In generale si sceglie la forma che richiede meno raggruppamenti.

Mappa 2: Un buon uso dei Mintermini

cd \ ab	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	0	1	1	0
10	0	0	0	0

Analisi della Mappa 2 con i Mintermini

In questa seconda funzione abbiamo meno uni (sei) che zeri (dieci). Ci conviene usare i **Mintermini** e raggruppare gli **1**:

- **Rettangolo BLU (4 celle, riga intera):** Copre tutta la riga $cd = 01$. Quindi $c = 0 \to \bar{c}$ e $d = 1 \to d$. Le colonne variano tutte, quindi si eliminano a e b. Risultato: $\bar{c}d$.
- **Quadrato ROSSO (4 celle, centrale):** Copre le colonne $ab = 01, 11$ (a cambia, resta $b = 1 \to b$) e le righe $cd = 01, 11$ (c cambia, resta $d = 1 \to d$). Risultato: bd.

L'espressione ottimizzata risultante è semplicemente la somma dei due gruppi:

$$F = \bar{c}d + bd = (\bar{c} + b)d$$

11.6 Codifica binaria

Con n bit posso descrivere 2^n valori in decimale.

ESERCIZIO: Esempio

$N = 13 \leftrightarrow 1101$.

DEFINIZIONE: Conversione binario → decimale

si moltiplica ogni cifra per la potenza di 2 corrispondente alla sua posizione e si somma:

$$1101 \to 1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 8 + 4 + 0 + 1 = 13$$

Conversione decimale → binario: si divide ripetutamente per 2, prendendo via via i resti dal basso verso l'alto:

$$13 \to \frac{13}{2} = 6 \text{ resto } 1 \to \frac{6}{2} = 3 \text{ resto } 0 \to \frac{3}{2} = 1 \text{ resto } 1 \to \frac{1}{2} = 0 \text{ resto } 1$$

$$\Rightarrow 13 = 1101 \text{ (leggendo i resti dal basso verso l'alto)}$$

11.7 Codice BCD


DEFINIZIONE: BCD

BCD (*Binary Coded Decimal*): per scrivere le cifre decimali da 0 a 9 si usano 4 bit (3 bit sarebbero troppo pochi, dato che $2^3 = 8 < 10$).

11.7.1 Esempio: display a 7 segmenti

Si vuole pilotare il segmento centrale (g) di un display a 7 segmenti a partire dalla cifra BCD in ingresso a, b, c, d. Il segmento centrale è spento solo per le cifre 0, 1 e 7.

Si costruisce la tabella di verità del segmento (con $a \leftrightarrow$ bit più significativo, $d \leftrightarrow$ bit meno significativo) e si segnano come **don't care** ($\times$) le combinazioni che non corrispondono a nessuna cifra BCD (cioè da 10 a 15), in modo da poter scegliere il loro valore così da semplificare il circuito:



a	b	c	d	g
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1010 – 1111				$\times\ \times\ \times\ \times\ \times\ \times$

La 2ª forma canonica (POS) del segmento, prima della semplificazione, contiene i tre maxtermini delle cifre 0, 1 e 7:

$$F(a,b,c,d) = (a+b+c+d)\cdot(a+b+c+\overline{d})\cdot(a+\overline{b}+\overline{c}+\overline{d})$$

Riportando la funzione (con i don't care) sulla mappa di Karnaugh a 4 variabili $cd\backslash ab$ e scegliendo opportunamente il valore dei don't care, si semplifica notevolmente il circuito:

$cd\backslash ab$	00	01	11	10
00	0	1	×	1
01	0	1	×	1
11	1	0	×	×
10	1	1	×	×

Scegliendo i don't care in modo da formare i raggruppamenti più grandi possibile:

- **arancio**: le colonne $ab = 11$ e $ab = 10$ (tutte 1 o don't care) danno a;
- **blu**: colonne $01, 11$ e righe $00, 01$ danno $b\,\overline{c}$;
- **verde**: colonne 00 e 10 (adiacenti attraverso il bordo) e righe $11, 10$ danno $\overline{b}\,c$;
- **viola** (tratteggiato): la riga $cd = 10$ dà $c\,\overline{d}$.

L'espressione semplificata diventa:

$$a + c\overline{d} + \overline{b}c + b\overline{c} = a + c\overline{d} + (b \oplus c)$$

molto più corta e immediata da realizzare rispetto alla forma canonica di partenza.

> **DEFINIZIONE: Don't care**
>
> I **don't care** si scelgono in modo da semplificare il più possibile il circuito risultante.

11.8 Sommatori

11.8.1 Semi-sommatore (half adder)

Un **semi-sommatore** (half adder) è un circuito combinatorio in grado di eseguire la somma di due singoli bit (a_i e b_i). Esso produce due uscite: il bit di somma Σ_i e il bit di riporto generato C_{i+1} (carry out). L'equazione logica che descrive la somma è un'operazione XOR ($\Sigma_i = a_i \oplus b_i$), mentre il riporto è dato da un'operazione AND ($C_{i+1} = a_i \cdot b_i$). Il limite del semi-sommatore è che non prevede un ingresso per il riporto proveniente da uno stadio precedente, limitandone l'utilizzo al solo bit meno significativo di un'addizione su più bit.




Tabella di verità del semi-sommatore:

a_i	b_i	Σ_i	C_{i+1}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

11.8.2 Sommatore completo (full adder)

Il **sommatore completo** (full adder) risolve il limite del semi-sommatore aggiungendo un terzo ingresso C_i per il riporto proveniente da uno stadio precedente. L'uscita somma Σ_i vale 1 se il numero di ingressi a 1 è dispari, mentre il riporto C_{i+1} vale 1 se almeno due ingressi sono a 1.

Il circuito può essere ottenuto combinando due semi-sommatori e una porta OR finale per i riporti, in modo da tenere conto di tutti gli addendi:




Tabella di verità del sommatore completo (con Σ'_i, C'_{i+1} uscite del primo HA):

a_i	b_i	C_i	Σ'_i	Σ_i	C_{i+1}
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	1	0
0	1	1	1	0	1
1	0	0	1	1	0
1	0	1	1	0	1
1	1	0	0	0	1
1	1	1	0	1	1

Logica dietro la tabella di verità

Le due uscite del full adder obbediscono a regole semplici che si ricavano direttamente dal significato fisico della somma binaria.

- **Bit di somma Σ_i — "parità" degli ingressi:** $\Sigma_i = 1$ ogni volta che il numero totale di ingressi a **1** è *dispari* (uno solo oppure tutti e tre). Questo coincide esattamente con l'**XOR a tre vie**:

  $$\Sigma_i = a_i \oplus b_i \oplus C_i$$

  Si può verificare intuitivamente: $1 + 1 + 0 = 2_{10} = 10_2$, la cifra delle unità è **0**; $1 + 1 + 1 = 3_{10} = 11_2$, la cifra delle unità è **1**. In entrambi i casi conta solo la parità degli addendi.
- **Bit di riporto C_{i+1} — "maggioranza" degli ingressi:** $C_{i+1} = 1$ ogni volta che *almeno due* ingressi su tre sono a **1** (funzione di maggioranza). Algebricamente:

  $$C_{i+1} = a_i b_i + b_i C_i + a_i C_i$$

  Ogni termine rappresenta una coppia che, sommata, produce riporto ($1 + 1 \geq 2$).

Queste due formule — e quindi l'intera tabella — si ricavano senza dover enumerare tutti gli 8 casi: basta ricordare che Σ_i conta la *parità* e C_{i+1} la *maggioranza* dei tre bit in ingresso.

Riepilogo del Capitolo

IMPORTANTE

Dagli assiomi di Boole (Huntington) derivano il **teorema di semplificazione** e le **leggi di De Morgan**, che permettono di passare da una tabella di verità alle forme canoniche SOP/POS e di minimizzarle con le **mappe di Karnaugh**, realizzabili con le porte universali NAND/NOR.

Nota

Formule fondamentali:


- **Leggi di De Morgan:** $\overline{x + y + \cdots} = \overline{x} \cdot \overline{y} \cdots$; $\overline{x \cdot y \cdots} = \overline{x} + \overline{y} + \cdots$.
- **Teorema di semplificazione:** $xy + x\overline{y} = x$ (duale: $(x + y)(x + \overline{y}) = x$).
- **Porte universali:** NAND e NOR realizzano da sole NOT, AND, OR, XOR (insieme funzionalmente completo).
- **Mappe di Karnaugh:** righe/colonne ordinate in codice Gray (capitolo 13), così che celle adiacenti differiscano di un solo bit; si raggruppano potenze di 2 di 1 (SOP) o di 0 (POS).
- **Full Adder:** $\Sigma_i = a_i \oplus b_i \oplus C_i$ (parità), $C_{i+1} = a_i b_i + b_i C_i + a_i C_i$ (maggioranza).

Capitolo 12. Sommatori, complemento a 2 e codici

12.1 Esempio: sommatore a 4 bit

(27 marzo 2026)

Collegando in cascata 4 sommatori completi (Full Adder, FA) si ottiene un circuito per l'addizione a 4 bit, noto come **Ripple-Carry Adder** (sommatore a propagazione di riporto). Ogni stadio i somma i bit a_i e b_i più il riporto dello stadio precedente (C_i), generando il bit di somma (Σ_i) e il nuovo riporto (C_{i+1}) per lo stadio successivo.



Esempio rapido di calcolo:
Proviamo a sommare $A = 0101_2$ (5_{10}) e $B = 0011_2$ (3_{10}), ponendo il riporto iniziale $C_0 = 0$:

- **Stadio 0:** $a_0(1) + b_0(1) + C_0(0) = 2 \implies \Sigma_0 = 0$, riporto $C_1 = 1$.
- **Stadio 1:** $a_1(0) + b_1(1) + C_1(1) = 2 \implies \Sigma_1 = 0$, riporto $C_2 = 1$.
- **Stadio 2:** $a_2(1) + b_2(0) + C_2(1) = 2 \implies \Sigma_2 = 0$, riporto $C_3 = 1$.
- **Stadio 3:** $a_3(0) + b_3(0) + C_3(1) = 1 \implies \Sigma_3 = 1$, riporto $C_4 = 0$.

Risultato corretto: $\Sigma = 1000_2$ (8_{10}).

> **DEFINIZIONE: Bit di overflow C_4**
>
> **Bit di overflow** (C_4): è il bit di riporto finale in uscita dal blocco più significativo. Se stiamo eseguendo addizioni su numeri binari puri (senza segno) a 4 bit e otteniamo $C_4 = 1$, il risultato supera il valore massimo rappresentabile (15_{10}). In questo caso si è verificato un errore di overflow.

Il problema del ritardo (Delay):
Il principale limite prestazionale di questo circuito è che ogni blocco FA deve "aspettare" che il blocco precedente calcoli il suo riporto. Il segnale C deve letteralmente "propagarsi" a cascata (ripple) da C_0 fino a C_4.

- Se una singola porta logica ha un tempo di ritardo ΔT, ogni blocco Full Adder impiega circa $3\Delta T$ per generare il riporto.
- In un sommatore a n bit, il tempo totale Δt cresce in modo lineare:

$$\Delta t = n \cdot 3\Delta T$$

Soluzione: i sommatori Carry Look-Ahead (CLA)
Per eliminare questa latenza si utilizzano circuiti più avanzati (ad anticipo di riporto). Attraverso un'apposita rete logica parallela, questi circuiti capiscono "in anticipo" se i vari stadi andranno a *generare* o *propagare* un riporto. In questo modo si possono calcolare tutte le uscite simultaneamente, con un ritardo bassissimo e logaritmico (o indipendente) rispetto alla lunghezza n della parola.

12.2 Modularità e Design Gerarchico

Nella progettazione digitale moderna, si sfrutta ampiamente il concetto di **modularità**.

DEFINIZIONE: Design Modulare

un approccio in cui il sistema complesso viene suddiviso in sottomoduli standard e interscambiabili (es. usare i Full Adder base per costruire un sommatore a n bit). Questi moduli possono essere aggiunti, rimossi o sostituiti senza dover alterare o riprogettare il resto del sistema.

I vantaggi principali includono:

- **Astrazione**: chi progetta un processore non deve preoccuparsi della logica a porte interne al singolo FA, ma ne considera solo gli ingressi e le uscite.
- **Riutilizzo e Semplificazione**: un modulo testato e verificato può essere riutilizzato in più punti, rendendo il collaudo molto più affidabile.

12.3 Sottrattori e numeri negativi

(27 marzo 2026 – cont.)

Nei circuiti digitali, per rappresentare anche i numeri negativi, si deve "sacrificare" un bit (di solito il più significativo) per indicare il segno. Esistono diverse tecniche per farlo:

1. Modulo e Segno

Il bit più a sinistra indica il segno (0 = positivo, 1 = negativo), mentre i restanti bit indicano il valore assoluto. Questa tecnica presenta un problema pratico: lo zero ha due rappresentazioni diverse. Ad esempio su 4 bit, 0000 (+0) e 1000 (−0) indicano entrambi il numero zero. Questo complica inutilmente i circuiti di calcolo.

2. La teoria dei Complementi

Per risolvere questo problema si utilizza un metodo matematico chiamato *complemento*. Dato un numero N espresso in una certa base r e lungo n cifre, si definiscono due tipi di complemento:

- **Complemento alla base diminuita (base $r-1$):**
  Si definisce come $C_{r-1}(N) = (r^n - 1) - N$. Poiché $r^n - 1$ è il numero massimo rappresentabile ($N_{\max}$), si ottiene sottraendo il numero N dal valore massimo.
- **Complemento alla base (base r):**
  Si definisce come $C_r(N) = r^n - N$. Essendo $r^n = (r^n - 1) + 1$, equivale matematicamente ad aggiungere 1 al complemento alla base diminuita.

Applicazione al Sistema Binario (Base 2):

Nei sistemi binari (base $r = 2$), queste due definizioni prendono il nome di **Complemento a 1** e **Complemento a 2**.

Complemento a 1 (C_1):

$$C_1(N) = (2^n - 1) - N$$

Poiché $2^n - 1$ è un numero composto da tutti "1" (es. 1111_2), sottrarre N significa banalmente *invertire tutti i singoli bit* di N (ogni bit N_i diventa $\overline{N}_i$):

$$C_1(N) = \overline{N}_{n-1} \cdots \overline{N}_1 \overline{N}_0$$

Complemento a 2 (C_2):

$$C_2(N) = 2^n - N$$

Come visto prima, possiamo riscriverlo come $(2^n - 1 - N) + 1$. Questo significa che per calcolare il complemento a 2 basta prendere il complemento a 1 e sommare 1:

$$C_2(N) = C_1(N) + 1 = \overline{N}_{n-1} \cdots \overline{N}_1 \overline{N}_0 + 1$$

Proprietà fondamentale: Applicare due volte il complemento a 2 restituisce il numero originale, ovvero $C_2(C_2(N)) = N$.

DEFINIZIONE: Complemento a 2

Il **complemento a 2** è la notazione standard per rappresentare numeri interi con segno nei calcolatori. A differenza della codifica a modulo e segno, garantisce un'unica rappresentazione per lo zero (es. 0000) e permette di eseguire somme e sottrazioni con la stessa rete logica hardware.

Regola pratica per calcolare il complemento a 2 di un numero:


1. Si parte dal numero binario positivo (es. $+3_{10} = 0011_2$).
2. Si invertono tutti i bit (complemento a 1): $0011 \rightarrow 1100$.
3. Si somma 1 al risultato: $1100 + 1 = 1101$.

Quindi $-3_{10} = 1101_2$ in complemento a 2 su 4 bit.

Se verifichiamo calcolando l'addizione $-3 + 3$, avremo: $1101 + 0011 = 1\,0000$. Poiché lavoriamo a 4 bit, l'uno più a sinistra (il *carry out* uscente) cade fuori dalla dimensione dei registri e viene ignorato. Il risultato memorizzato è esattamente 0000, ovvero 0.

12.3.1 Circuito sommatore/sottrattore a 4 bit

Un grande vantaggio della codifica in complemento a 2 è la possibilità di eseguire sia addizioni che sottrazioni utilizzando il **medesimo circuito hardware**. Per farlo, si estende il classico sommatore (ripple-carry adder) introducendo delle porte logiche XOR sugli ingressi del secondo operando e sfruttando il riporto iniziale C_0 come segnale di controllo (selettore d'operazione).




Il funzionamento del circuito dipende dal valore del segnale di controllo C_0:

- **Se $C_0 = 0$ (Addizione)**: la porta XOR riceve uno 0 e si comporta come un buffer trasparente ($b_i \oplus 0 = b_i$). Inoltre, il riporto in ingresso al primo FA è anch'esso 0. Il circuito esegue quindi una normale addizione: $S = a + b$.
- **Se $C_0 = 1$ (Sottrazione)**: la porta XOR riceve un 1 e si comporta come un invertitore logico ($b_i \oplus 1 = \overline{b}_i$), calcolando il complemento a 1 di b. Il riporto in ingresso al primo FA fornisce un ulteriore $+1$. In questo modo, il circuito calcola internamente l'espressione $a + \overline{b} + 1$. Poiché $\overline{b} + 1$ equivale a $-b$ (in complemento a 2), l'operazione totale svolta è esattamente la sottrazione: $S = a - b$.
- **Errore di Overflow (E)**: lavorando con un numero fisso di bit (in questo caso 4 bit, intervallo rappresentabile da -8 a $+7$), può accadere che il risultato reale dell'operazione sia al di fuori di questo intervallo. Questo errore prende il nome di *overflow* e viene segnalato tramite una porta XOR applicata agli ultimi due riporti generati ($E = C_3 \oplus C_4$). Se $E = 1$, si ha un *overflow* e il risultato non è valido.

In generale, lavorando in complemento a 2 con 4 bit, si rappresenta l'intervallo da -8 a $+7$:

- Se $\Sigma_3 = 0 \Leftrightarrow$ il risultato Σ è positivo o nullo.
- Se $\Sigma_3 = 1 \Leftrightarrow$ il risultato Σ è negativo.

Queste due regole valgono solo in assenza di overflow ($E = 0$). Il segnale $E = C_3 \oplus C_4$ ha senso per i numeri *con segno*. Per una somma di numeri senza segno ($C_0 = 0$, intervallo $[0, 15]$) l'overflow è segnalato direttamente da $C_4 = 1$.



Riepilogo del Capitolo

IMPORTANTE

Il **complemento a 2** è lo standard per rappresentare i numeri con segno perché garantisce un'unica rappresentazione dello zero e permette di eseguire somma e sottrazione con lo stesso hardware (sommatore ripple-carry più una rete di XOR di controllo).

Nota

Formule fondamentali:

- **Complemento alla base e alla base diminuita:** $C_{r-1}(N) = (r^n - 1) - N$; $C_r(N) = r^n - N$.
- **Complemento a 1:** inversione bit a bit, $C_1(N) = \overline{N}_{n-1} \cdots \overline{N}_0$.
- **Complemento a 2:** $C_2(N) = C_1(N) + 1$, con la proprietà $C_2(C_2(N)) = N$.
- **Sommatore/sottrattore a 4 bit:** XOR sugli ingressi b_i controllati da C_0 ($C_0 = 0$ somma, $C_0 = 1$ sottrazione: $a + \overline{b} + 1 = a - b$).
- **Overflow:** con segno $E = C_3 \oplus C_4$; senza segno $= C_4$.
- **Ritardo del ripple-carry a n bit:** $\Delta t = n \cdot 3\Delta T$ (limite superato dai Carry Look-Ahead).

Capitolo 13. Codice Gray e ASCII

(30 marzo 2026)

13.1 Codice Gray

> **DEFINIZIONE: Codice Gray**
>
> Il **Codice Gray** è una codifica binaria non pesata in cui due valori consecutivi differiscono sempre e solo per *un singolo bit*.

I vantaggi principali del codice Gray rispetto al normale codice binario puro sono:

- **Prevenzione dei glitch (stati spuri)**: in un contatore binario normale, il passaggio ad esempio da 3 (011_2) a 4 (100_2) comporta la commutazione simultanea di 3 bit. Fisicamente, i bit non commuteranno mai nel medesimo istante esatto, causando passaggi in stati intermedi transitori errati (es. $011 \to 111 \to 100$). Con il codice Gray, cambiando un solo bit per ogni incremento, le transizioni sono sempre sicure e prive di glitch.
- **Riduzione della dissipazione di potenza**: in tecnologie CMOS, la potenza dinamica è dissipata principalmente durante le commutazioni di stato logico. Poiché nel codice Gray commuta sempre e solo un bit alla volta, la potenza dissipata è minima e costante nel tempo, rendendolo ideale per contatori a basso consumo o per le macchine a stati finiti.

Dec.	Binario	Gray
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	0100	0110
5	0101	0111
6	0110	0101
7	0111	0100
8	1000	1100
9	1001	1101
10	1010	1111
11	1011	1110
12	1100	1010
13	1101	1011
14	1110	1001
15	1111	1000

Dato un numero a n bit (dove l'indice $n-1$ rappresenta il bit più significativo, MSB):

Conversione Binario $\to$ Gray:
Il bit più significativo resta invariato. Ogni altro bit Gray si calcola come XOR tra il bit binario nella stessa posizione e il bit binario precedente (più significativo).


$$G_{n-1} = B_{n-1} \qquad G_k = B_k \oplus B_{k+1} \quad \text{per } k < n-1$$

Conversione Gray $\to$ Binario:
Il bit più significativo resta invariato. Ogni altro bit binario si ottiene come XOR tra il bit Gray nella stessa posizione e il *bit binario appena calcolato* nella posizione più significativa adiacente.


$$B_{n-1} = G_{n-1} \qquad B_k = G_k \oplus B_{k+1} \quad \text{per } k < n-1$$

(Nota matematica: sviluppando la ricorsione si nota che equivale alla formula $B_k = G_k \oplus G_{k+1} \oplus \cdots \oplus G_{n-1}$, spesso implementata in hardware per velocizzare i tempi di calcolo parallelo).

13.1.1 Circuiti di conversione



Conversione B→G



Conversione G→B

13.1.2 Esercizi svolti: conversioni passo-passo

Applichiamo le formule ai due casi classici usando numeri a **4 bit** ($B_3B_2B_1B_0$, con B_3 = MSB).

Esercizio 1 — Binario → Gray: 1011_2 $(= 11_{10})$

La regola è: $G_3 = B_3$, poi $G_k = B_k \oplus B_{k+1}$.

Bit	Formula	Calcolo	Risultato
G_3	B_3	1	$G_3 = \mathbf{1}$
G_2	$B_2 \oplus B_3$	$0 \oplus 1$	$G_2 = \mathbf{1}$
G_1	$B_1 \oplus B_2$	$1 \oplus 0$	$G_1 = \mathbf{1}$
G_0	$B_0 \oplus B_1$	$1 \oplus 1$	$G_0 = \mathbf{0}$

Si parte dal MSB e si scende verso il LSB, applicando uno XOR bit a bit con il vicino più significativo già noto:

$$\underbrace{1}_{B_3}\ \underbrace{0}_{B_2}\ \underbrace{1}_{B_1}\ \underbrace{1}_{B_0} \xrightarrow{\text{B}\to\text{G}} \underbrace{1}_{G_3}\ \underbrace{1}_{G_2}\ \underbrace{1}_{G_1}\ \underbrace{0}_{G_0} \quad \Rightarrow \quad \boxed{1110_G}$$

Esercizio 2 — Gray → Binario: 1110_G

La regola è: $B_3 = G_3$, poi $B_k = G_k \oplus B_{k+1}$ (si usa il binario *già calcolato* al passo precedente, non il Gray).

Bit	Formula	Calcolo	Risultato
B_3	G_3	1	$B_3 = \mathbf{1}$
B_2	$G_2 \oplus B_3$	$1 \oplus 1$	$B_2 = \mathbf{0}$
B_1	$G_1 \oplus B_2$	$1 \oplus 0$	$B_1 = \mathbf{1}$
B_0	$G_0 \oplus B_1$	$0 \oplus 1$	$B_0 = \mathbf{1}$

Anche qui si procede dall'MSB verso l'LSB, ma ogni XOR usa il *bit binario appena ricavato* (non il Gray):

$$\underbrace{1}_{G_3}\ \underbrace{1}_{G_2}\ \underbrace{1}_{G_1}\ \underbrace{0}_{G_0} \xrightarrow{\text{G}\to\text{B}} \underbrace{1}_{B_3}\ \underbrace{0}_{B_2}\ \underbrace{1}_{B_1}\ \underbrace{1}_{B_0} \quad \Rightarrow \quad \boxed{1011_2 = 11_{10}}$$

I due esercizi si invertono a vicenda: il risultato di Esercizio 2 coincide esattamente con il punto di partenza di Esercizio 1, confermando la correttezza delle due conversioni.

Esercizio 3 — Binario → Gray: 1101_2 $(= 13_{10})$

Bit	Formula	Calcolo	Risultato
G_3	B_3	1	$G_3 = \mathbf{1}$
G_2	$B_2 \oplus B_3$	$1 \oplus 1$	$G_2 = \mathbf{0}$
G_1	$B_1 \oplus B_2$	$0 \oplus 1$	$G_1 = \mathbf{1}$
G_0	$B_0 \oplus B_1$	$1 \oplus 0$	$G_0 = \mathbf{1}$

$$1101_2 \xrightarrow{\text{B}\to\text{G}} \boxed{1011_G}$$

Esercizio 4 — Gray → Binario: 1011_G

Bit	Formula	Calcolo	Risultato
B_3	G_3	1	$B_3 = \mathbf{1}$
B_2	$G_2 \oplus B_3$	$0 \oplus 1$	$B_2 = \mathbf{1}$
B_1	$G_1 \oplus B_2$	$1 \oplus 1$	$B_1 = \mathbf{0}$
B_0	$G_0 \oplus B_1$	$1 \oplus 0$	$B_0 = \mathbf{1}$

$$1011_G \xrightarrow{\text{G}\to\text{B}} \boxed{1101_2 = 13_{10}}$$

Anche qui la coppia Esercizio 3 e Esercizio 4 è inversa, come atteso.

13.2 Codice ASCII

DEFINIZIONE: ASCII

L'**ASCII** (*American Standard Code for Information Interchange*) è il sistema di codifica standard utilizzato storicamente per rappresentare caratteri alfanumerici e simboli di controllo nei dispositivi digitali e di telecomunicazione.

La tabella ASCII standard originale utilizza **7 bit** per codificare 128 simboli diversi ($2^7 = 128$). I codici sono suddivisi logicamente in:

- **0–31 e 127**: *Caratteri di controllo* (non stampabili), usati originariamente per gestire la formattazione hardware delle telescriventi (es. ritorno a capo `CR`, avanzamento riga `LF`, tabulazione `HT`) o il protocollo di comunicazione.
- **32–47, 58–64, 91–96, 123–126**: *Simboli grafici e punteggiatura* (lo spazio è il primo carattere stampabile, codice decimale 32).
- **48–57**: *Cifre numeriche* (da '0' a '9').
- **65–90**: *Lettere maiuscole* (da 'A' a 'Z').
- **97–122**: *Lettere minuscole* (da 'a' a 'z').

Proprietà notevole: le lettere maiuscole e le rispettive minuscole differiscono sempre esattamente per *un solo bit*: il bit di peso $2^5 = 32$ (bit numero 5 contando da 0, cioè il sesto da destra). Ad esempio, la 'A' vale 65_{10} ($01\mathbf{0}000001_2$) e la 'a' vale 97_{10} ($01\mathbf{1}100001_2$). Questa ingegnosa scelta progettuale non è casuale: permette ai sistemi digitali e ai microprocessori di convertire istantaneamente e a basso costo computazionale i caratteri dal maiuscolo al minuscolo semplicemente agendo su quel bit con una maschera logica (lo XOR con $0010\,0000_2$ scambia maiuscole e minuscole; l'OR forza la minuscola).

Dec	Oct	Hex	Char	Dec	Oct	Hex	Char	Dec	Oct	Hex	Char	Dec	Oct	Hex	Char
0	000	00	NUL	32	040	20	(sp)	64	100	40	@	96	140	60	`
1	001	01	SOH	33	041	21	!	65	101	41	A	97	141	61	a
2	002	02	STX	34	042	22	"	66	102	42	B	98	142	62	b
3	003	03	ETX	35	043	23	#	67	103	43	C	99	143	63	c
4	004	04	EOT	36	044	24	$	68	104	44	D	100	144	64	d
5	005	05	ENQ	37	045	25	%	69	105	45	E	101	145	65	e
6	006	06	ACK	38	046	26	&	70	106	46	F	102	146	66	f
7	007	07	BEL	39	047	27	'	71	107	47	G	103	147	67	g
8	010	08	BS	40	050	28	(	72	110	48	H	104	150	68	h
9	011	09	HT	41	051	29	)	73	111	49	I	105	151	69	i
10	012	0A	LF	42	052	2A	*	74	112	4A	J	106	152	6A	j
11	013	0B	VT	43	053	2B	+	75	113	4B	K	107	153	6B	k
12	014	0C	FF	44	054	2C	,	76	114	4C	L	108	154	6C	l
13	015	0D	CR	45	055	2D	-	77	115	4D	M	109	155	6D	m
14	016	0E	SO	46	056	2E	.	78	116	4E	N	110	156	6E	n
15	017	0F	SI	47	057	2F	/	79	117	4F	O	111	157	6F	o
16	020	10	DLE	48	060	30	0	80	120	50	P	112	160	70	p
17	021	11	DC1	49	061	31	1	81	121	51	Q	113	161	71	q
18	022	12	DC2	50	062	32	2	82	122	52	R	114	162	72	r
19	023	13	DC3	51	063	33	3	83	123	53	S	115	163	73	s
20	024	14	DC4	52	064	34	4	84	124	54	T	116	164	74	t
21	025	15	NAK	53	065	35	5	85	125	55	U	117	165	75	u
22	026	16	SYN	54	066	36	6	86	126	56	V	118	166	76	v
23	027	17	ETB	55	067	37	7	87	127	57	W	119	167	77	w
24	030	18	CAN	56	070	38	8	88	130	58	X	120	170	78	x
25	031	19	EM	57	071	39	9	89	131	59	Y	121	171	79	y
26	032	1A	SUB	58	072	3A	:	90	132	5A	Z	122	172	7A	z
27	033	1B	ESC	59	073	3B	;	91	133	5B	[	123	173	7B	{
28	034	1C	FS	60	074	3C	<	92	134	5C	\	124	174	7C	|
29	035	1D	GS	61	075	3D	=	93	135	5D	]	125	175	7D	}
30	036	1E	RS	62	076	3E	>	94	136	5E	^	126	176	7E	~
31	037	1F	US	63	077	3F	?	95	137	5F	_	127	177	7F	DEL

Legenda: le colonne da sinistra a destra mostrano decimale, ottale, esadecimale e il carattere corrispondente. I caratteri di controllo (0–31 e 127) sono abbreviati (es. NUL=null, SOH=start of heading, CR=carriage return, DEL=delete, ecc.).

IMPORTANTE

Intervalli notevoli:

- Caratteri di controllo: 0–31 e 127;
- Spazio: 32;
- Caratteri stampabili: 33–126;
- Cifre: 48–57 (0–9);
- Lettere maiuscole: 65–90 (A–Z);
- Lettere minuscole: 97–122 (a–z).

Riepilogo del Capitolo

IMPORTANTE

Il **codice Gray** garantisce che due valori consecutivi differiscano per un solo bit — proprietà già sfruttata dall'ordinamento delle mappe di Karnaugh (capitolo 11) — mentre l'**ASCII** è il codice standard a 7 bit per i caratteri, in cui maiuscole e minuscole differiscono per un solo bit di peso.

Nota

Formule fondamentali:

- **Binario → Gray:** $G_{n-1} = B_{n-1}$; $G_k = B_k \oplus B_{k+1}$ per $k < n-1$.
- **Gray → Binario:** $B_{n-1} = G_{n-1}$; $B_k = G_k \oplus B_{k+1}$ per $k < n-1$.
- **ASCII:** 7 bit, $2^7 = 128$ simboli; cifre 48–57, maiuscole 65–90, minuscole 97–122.
- **Maiuscolo/minuscolo:** differiscono solo nel bit di peso $2^5 = 32$ (es. `'A'`=65, `'a'`=97).


Capitolo 14. Logica sequenziale

14.1 Circuiti combinatori e circuiti sequenziali

Finora abbiamo visto circuiti in cui l'output dipende esclusivamente dagli input: **circuiti combinatori**.


Esistono anche circuiti in cui lo stato delle uscite dipende anche dallo stato in cui il circuito era in precedenza: questi circuiti seguono una **logica sequenziale**.

Nei circuiti sequenziali è necessario che ci sia una **memoria**, un feedback.



logica combinatoria

$O_i(t) = f\big(I_i(t)\big)$



logica sequenziale


$O_i(t + \Delta t) = f\big(I_i(t), O_i(t)\big)$

14.2 Bistabilità e oscillazione


Il **circuito bistabile** rappresenta la forma più semplice di **memoria** in elettronica digitale. Si ottiene collegando in anello chiuso un numero **pari** di porte logiche invertenti (ad esempio porte NOT). Poiché ogni segnale viene invertito due volte, il valore che ritorna all'ingresso è uguale a quello di partenza. Questo crea un **feedback positivo** che rinforza e mantiene stabile all'infinito lo stato logico assunto all'accensione, conservando così un bit di informazione (0 o 1).

> **IMPORTANTE**
>
> Il problema di un semplice anello di porte NOT è che è un sistema isolato: **non è possibile modificarne lo stato** dall'esterno. Per potervi "scrivere" un nuovo bit (impostarlo a 1 o azzerarlo a 0), le porte NOT vengono sostituite con porte **NOR** o **NAND**, le quali offrono dei terminali di ingresso aggiuntivi per i segnali di controllo.

Se invece colleghiamo in anello chiuso un numero **dispari** di porte NOT, otteniamo un **circuito oscillante** (o *ring oscillator*). L'inversione dispari fa sì che il segnale ritorni all'ingresso invertito rispetto alla partenza. Questo genera una perenne instabilità: l'uscita continua a commutare ciclicamente tra 0 e 1, con un periodo T proporzionale al numero di porte e al ritardo di propagazione di ciascuna di esse.



Circuito Bi-stabile (# NOT pari)




Circuito Oscillante (# NOT dispari)

14.3 Latch

DEFINIZIONE: Latch

Il circuito di memoria fondamentale dell'elettronica digitale sequenziale, capace di conservare un bit e di essere aggiornato tramite appositi segnali di ingresso.

Il Latch più semplice (Latch SR, *Set-Reset*) nasce dall'evoluzione del circuito bistabile: sostituendo le due porte NOT con due porte **NOR** (o NAND) e incrociando i collegamenti (*cross-coupling*), otteniamo due ingressi di controllo: **S** (*Set*) e **R** (*Reset*).



Latch SR con porte NOR

Funzionamento e Tabella di verità del Latch SR con porte NOR

Le uscite sono Q e $\overline{Q}$. Il pedice n indica lo stato *attuale* del latch (prima che gli ingressi cambino), mentre $n+1$ indica il nuovo stato che il circuito assumerà.

R	S	Q_{n+1}	$\overline{Q}_{n+1}$	**Comportamento**
0	0	Q_n	$\overline{Q}_n$	**MEMORIA** (stato mantenuto)
0	1	1	0	**SET** — forza $Q = 1$
1	0	0	1	**RESET** — forza $Q = 0$
1	1	0	0	**PROIBITO** — $Q = \overline{Q} = 0$, uscita incoerente

Di seguito viene spiegato il meccanismo fisico di ogni stato, seguendo il percorso del segnale attraverso le due porte NOR incrociate.

- **Memoria ($R = 0,\ S = 0$)** Con entrambi gli ingressi a 0, ogni porta NOR ha un solo ingresso attivo: quello proveniente dall'uscita dell'altra porta (*cross-coupling*). Il circuito si comporta esattamente come un anello di due invertitori: qualunque stato ($Q = 0$ o $Q = 1$) è auto-consistente e viene mantenuto indefinitamente. **Non avviene nessun cambiamento**: il bit memorizzato rimane intatto.
- **Set ($R = 0,\ S = 1$)** L'ingresso $S = 1$ forza l'uscita della porta NOR inferiore a 0 ($\overline{Q} \to 0$), indipendentemente dal suo secondo ingresso di feedback. Questo 0 si propaga alla porta NOR superiore, la quale ha ora *entrambi* gli ingressi a 0 ($R = 0$ e il feedback $\overline{Q} = 0$), quindi porta la sua uscita a $Q \to 1$. Il latch si **stabilizza** nello stato $Q = 1$, $\overline{Q} = 0$.
- **Reset ($R = 1,\ S = 0$)** Simmetrico al caso precedente: $R = 1$ forza l'uscita della porta NOR superiore a 0 ($Q \to 0$). Questo 0 raggiunge la porta NOR inferiore che, con entrambi gli ingressi a 0 ($S = 0$ e il feedback $Q = 0$), porta $\overline{Q} \to 1$. Il latch si **stabilizza** nello stato $Q = 0$, $\overline{Q} = 1$.
- **Stato proibito ($R = 1,\ S = 1$)** Con entrambi gli ingressi a 1, *entrambe* le porte NOR vengono forzate a 0: $Q = 0$ e $\overline{Q} = 0$. Questo viola il requisito fondamentale del latch, ovvero che le uscite siano sempre complementari. Ancora più grave è ciò che accade se si riportano poi R e S a 0 simultaneamente: entrambe le porte tenteranno di portare la propria uscita a 1 nello stesso istante. Il risultato finale dipenderà da infinitesime differenze nei ritardi di propagazione e nelle caratteristiche costruttive dei transistor, rendendo l'uscita **imprevedibile** e potenzialmente causando una *metastabilità* o un'oscillazione transitoria. Per questo motivo la combinazione $R = S = 1$ è da evitare sempre.

14.3.1 Latch RS con NOR: funzione caratteristica

In questa sezione ricaviamo *algebricamente* l'equazione che governa il latch con porte NOR. Il procedimento si basa sull'analisi del **circuito equivalente**, in cui l'anello di retroazione viene idealmente interrotto per studiare la propagazione dei segnali da un istante t all'istante successivo $t + \Delta t$.

1. Costruzione dell'equazione dal circuito equivalente. Seguendo il percorso dei segnali nel circuito equivalente:

- La prima porta NOR riceve come ingressi il segnale S e lo stato attuale $Q(t)$ proveniente dalla retroazione. Il suo risultato è l'uscita complementata al tempo t, ovvero $\overline{Q}(t)$:

$$\overline{Q}(t) = \overline{S + Q(t)}$$

- La seconda porta NOR riceve l'ingresso R e il segnale appena calcolato $\overline{Q}(t)$. Il suo risultato è il nuovo stato del latch, $Q(t + \Delta t)$:

$$Q(t + \Delta t) = \overline{R + \overline{Q}(t)}$$

Sostituendo la prima espressione nella seconda, si ottiene l'equazione di partenza completa:

$$Q(t + \Delta t) = \overline{R + (\overline{S + Q(t)})}$$

2. Semplificazione con la variabile ausiliaria A. Per semplificare la derivazione, introduciamo una sostituzione di variabile. Chiamiamo A l'espressione all'interno della negazione più interna:

$$A = S + Q(t) \quad \Longrightarrow \quad \overline{A} = \overline{S + Q(t)}$$

Riscrivendo l'equazione principale con questa sostituzione otteniamo:

$$Q(t + \Delta t) = \overline{R + \overline{A}}$$

Ora applichiamo il teorema di De Morgan (sezione 11.3.3; $\overline{X + Y} = \overline{X} \cdot \overline{Y}$), trasformando la negazione di una somma logica in un prodotto logico di negazioni:

$$Q(t + \Delta t) = \overline{R} \cdot \overline{\overline{A}} = \overline{R} \cdot A$$

3. Espansione e utilizzo dello stato inutilizzato. Tornando all'espressione estesa (sostituendo nuovamente $A = S + Q(t)$), ricaviamo:

$$Q(t + \Delta t) = \overline{R} \cdot (S + Q(t)) = \overline{R}S + \overline{R}Q(t)$$

Introduciamo un termine aggiuntivo sfruttando il fatto che la combinazione d'ingresso $R = 1$ e $S = 1$ rappresenta uno stato non utilizzato (stato proibito). Dalla tabella di verità sappiamo infatti che tale condizione non deve mai verificarsi durante il normale funzionamento, il che implica che il prodotto logico dei due ingressi sia nullo:

$$RS = 0$$

Per le leggi dell'algebra booleana, sommare 0 a un'espressione non ne altera il valore ($X + 0 = X$). Possiamo quindi aggiungere il termine RS all'equazione per facilitare il successivo raccoglimento:

$$Q(t + \Delta t) = \overline{R}S + \overline{R}Q(t) + RS$$

4. Raccoglimento e formula finale. Riordinando i termini e raccogliendo a fattor comune la variabile S tra il primo e il terzo addendo:

$$Q(t + \Delta t) = S(\overline{R} + R) + \overline{R}Q(t)$$

Poiché la somma logica di una variabile col suo complemento vale sempre 1 ($\overline{R} + R = 1$), l'espressione si riduce a:

$$Q(t + \Delta t) = S \cdot (1) + \overline{R}Q(t)$$

Si ricava in questo modo la **funzione caratteristica del latch RS**:

$$\boxed{Q(t + \Delta t) = S + \overline{R}\,Q(t)}$$


Lettura intuitiva della formula: il nuovo stato $Q(t + \Delta t)$ si porta a 1 se viene richiesto un Set ($S = 1$), oppure se non viene richiesto un Reset ($\overline{R} = 1$) *e* il circuito si trovava già nello stato 1 ($Q(t) = 1$, mantenimento in memoria).

Verifica della formula sulle quattro combinazioni:


R	S	Formula $S + \overline{R}\,Q(t)$	$Q(t+\Delta t)$	$\overline{Q}(t+\Delta t)$	**Stato**
0	0	$0 + 1 \cdot Q(t) = Q(t)$	$Q(t)$	$\overline{Q}(t)$	**HOLD**
0	1	$1 + 1 \cdot Q(t) = 1$	1	0	**SET**
1	0	$0 + 0 \cdot Q(t) = 0$	0	1	**RESET**
1	1	$1+0 \cdot Q(t) = 1$ *	0 *	0 *	**PROIBITO**

* Con $R = S = 1$ la formula darebbe $Q = 1$, ma fisicamente il circuito forza *entrambe* le uscite a 0 (la condizione $R = 1$ prevale sulla porta NOR superiore): è un'incoerenza che conferma il divieto d'uso di questa combinazione.

Schema circuitale e variante NAND. I due schemi seguenti mostrano il latch con porte NOR (a sinistra) e la sua variante con porte NAND (a destra).



Latch SR con porte NOR



Latch SR con porte NAND


Differenza tra versione NOR e versione NAND. Nel latch con porte **NAND** gli ingressi attivi sono *bassi* anziché alti: $\overline{S} = 0$ attiva il Set e $\overline{R} = 0$ attiva il Reset (logica *active-low*). Chiamando $s = \overline{S}$ e $r = \overline{R}$ i segnali che entrano fisicamente nelle porte, il latch NAND segue

$$Q(t + \Delta t) = \overline{s} + r\,Q(t) = S + \overline{R}\,Q(t)$$

cioè la **stessa** funzione caratteristica del latch NOR, purché si ragioni in termini di S e R attivi alti. Lo **stato proibito** per la versione NAND è $\overline{R} = \overline{S} = 0$ (cioè $R = S = 1$ in logica active-high), per gli stessi motivi visti sopra.

14.3.2 Latch RS con abilitazione (Enable)

I circuiti visti finora sono sempre attivi: ogni variazione degli ingressi si ripercuote immediatamente sulle uscite. Per poter controllare *quando* il circuito deve accettare nuovi dati, si introduce un segnale di abilitazione E (Enable) aggiungendo due porte NAND in ingresso:



Latch di tipo RS (con abilitazione E)

Il comportamento del circuito dipende dal livello del segnale di abilitazione:

- **Se $E = 0$ (HOLD):** Le due porte NAND di ingresso sono forzate a dare 1 in uscita, quindi $\overline{S_1} = \overline{R_1} = 1$. Per il Latch NAND a valle, ricevere un doppio 1 in ingresso significa "mantieni lo stato". Qualsiasi cambiamento sui pin R o S viene bloccato e ignorato: il circuito è **isolato** e conserva la memoria.


- **Se $E = 1$ (TRASPARENTE):** Le porte NAND di ingresso si comportano come semplici invertitori per i segnali S e R. Il circuito funziona esattamente come il normale Latch SR visto in precedenza. Purtroppo, essendo attivo, rimane il difetto dello **stato proibito** se $R = S = 1$.

Funzione caratteristica del latch RS con abilitazione:

$$\boxed{Q(t + \Delta t) = ES + \overline{RE}\, Q(t)}$$

14.3.3 Latch di tipo D

Per evitare definitivamente il rischio di finire nello stato proibito ($R = 1, S = 1$), si vincolano i due ingressi in modo che siano sempre l'uno il complemento dell'altro. Inserendo un **invertitore** tra il ramo superiore e quello inferiore, si ottiene un unico ingresso chiamato D (Data). Così facendo, la combinazione proibita è fisicamente impossibile.



Il funzionamento è estremamente semplice ed efficace:

- Se $E = 1$: l'uscita Q **copia esattamente** l'ingresso D (il circuito è detto "trasparente").
- Se $E = 0$: il circuito si isola e **mantiene in memoria** l'ultimo valore che D possedeva un attimo prima che E andasse a zero.

Funzione di trasferimento del latch D:

$$\boxed{Q(t + \Delta t) = DE + \overline{E}\, Q(t)}$$

(Nota: avendo vincolato $R = \overline{D}$ e $S = D$, l'equazione si è semplificata. La lettura è letterale: se E è attivo prelievo il Dato D, altrimenti mantengo in memoria $Q(t)$).

14.3.4 Latch e Flip-Flop: differenza fondamentale

Per progettare sistemi digitali sequenziali in modo robusto, è cruciale non confondere mai questi due dispositivi:

IMPORTANTE


- **LATCH (sensibile a *livello*):** Si comporta come una **porta**. Finché il segnale di abilitazione è alto (es. $E = 1$), la porta è "aperta" e i cambiamenti dell'ingresso attraversano liberamente il circuito fino in uscita (comportamento trasparente). Quando l'Enable si abbassa ($E = 0$), la porta si chiude isolando l'uscita, che memorizza così l'ultimo dato transitato.
- **FLIP-FLOP (sensibile a *fronte*):** Si comporta come una **macchina fotografica**. L'ingresso viene campionato e trasferito in uscita *esclusivamente* in quell'istante infinitesimo in cui il segnale di controllo (Clock) effettua la transizione, ad esempio da 0 a 1 (fronte di salita). Per tutto il resto del tempo, sia se il clock è stabilmente alto che basso, l'uscita rimane "congelata" sul fotogramma memorizzato e ignora l'ingresso.

Convenzione simbolica: Negli schemi circuitali, se l'ingresso di controllo non riporta segni particolari, si tratta di un Latch (sensibile al livello). Se invece l'ingresso riporta un triangolino (▷), si tratta di un Flip-Flop (sensibile al fronte).

14.3.5 Tecnica master-slave

Per convertire un circuito sensibile al livello (Latch) in uno sensibile al fronte (Flip-Flop), un approccio classico è la struttura **Master-Slave**. Essa consiste nel mettere in cascata due Latch comandati da segnali di clock opposti tra loro.


Il primo Latch (il **master**) è pilotato dal segnale di clock originario E, mentre il secondo (lo **slave**) riceve la sua versione negata $E' = \overline{E}$ tramite un invertitore. Le variabili intermedie di collegamento prendono il nome di P e $\overline{P}$.



Dinamica di funzionamento del sistema master-slave: Il segreto di questo sistema risiede nel non far mai incontrare ingresso ed uscita in modo diretto. I due latch lavorano a fasi alternate:

- **Fase di Caricamento (E=1):** Il master è trasparente e aggiorna continuamente il proprio stato P copiando l'ingresso D. Lo slave, invece, avendo $E' = 0$, è rigorosamente disabilitato e **congela l'uscita** globale Q allo stato precedente.
- **Transizione e Memorizzazione (E scende a 0):** Nell'istante esatto del fronte di discesa, il master si disabilita catturando definitivamente l'ultimo valore di D sul nodo P. Immediatamente dopo, lo slave si risveglia (E' sale a 1) copiando il valore appena congelato da P sull'uscita finale Q.
- **Fase di Isolamento (E=0):** Il master è ormai opaco alle variazioni di D. Lo slave, pur essendo trasparente rispetto a P, non fa altro che riconfermare il dato Q, dato che P non può più cambiare.

Come risultato macroscopico, il passaggio da D a Q si realizza **esclusivamente nel brevissimo istante in cui E si spegne**. Abbiamo ottenuto a tutti gli effetti un Flip-Flop sensibile al fronte di discesa (falling-edge).
I due simboli equivalenti del flip-flop master-slave, differenziati per il fronte su cui lavorano attivamente:



sensibile ai fronti di **discesa** sensibile ai fronti di **salita**


Cosa succede se togliamo l'invertitore (NOT)?
Senza l'inverter, sia il master che lo slave riceverebbero lo stesso segnale E contemporaneamente, vanificando tutto:

- Quando $E = 1$, entrambi i Latch diventerebbero trasparenti nello stesso istante. Il segnale D fluirebbe senza ostacoli attraverso il master, passerebbe per P e attraverserebbe immediatamente lo slave arrivando a Q. L'intero circuito agirebbe come un banale Latch D trasparente, perdendo del tutto la preziosa sensibilità al fronte.
- Quando $E = 0$, entrambi i Latch si chiuderebbero e isolerebbero simultaneamente.

L'inverter è quindi il vero *segreto* del sistema: garantendo che i due Latch non siano **mai trasparenti contemporaneamente**, li forza a passarsi il dato come in una staffetta, permettendo al segnale di raggiungere l'uscita solo nell'esatto istante della commutazione.

14.4 Tecnica trigger-edge

La **tecnica trigger-edge** (sensibile al fronte) rappresenta l'architettura standard per i moderni Flip-Flop integrati. Al posto dell'approccio master-slave (due latch in cascata), questa tecnica usa **sei porte** NOR (o NAND) organizzate in **tre latch SR**: due latch di ingresso (G_1–G_2 e G_3–G_4) generano i comandi R ed S per il latch di uscita (G_5–G_6). Nello schema, con porte NOR, il flip-flop è sensibile al **fronte di discesa** del clock.



Le porte calcolano: $G_1 = \overline{G_2 + G_4}$, $G_2 = \overline{G_1 + \text{CLK}}$, $G_3 = \overline{G_2 + \text{CLK} + G_4}$, $G_4 = \overline{G_3 + D}$, e il latch di uscita $Q = \overline{R + \overline{Q}}$, $\overline{Q} = \overline{S + Q}$ con $R = G_2$, $S = G_3$. Il segreto di questo circuito sta nell'**autobloccaggio** delle porte:

- **CLK** $= 1$: G_2 e G_3 sono forzate a 0, quindi $R = S = 0$ e il latch di uscita mantiene lo stato. Intanto i latch di ingresso seguono il dato: $G_4 = \overline{D}$ e $G_1 = D$.
- **Fronte di discesa (CLK** $1 \to 0$**)**: $G_2 = \overline{G_1} = \overline{D}$ e $G_3 = \overline{G_2 + G_4} = D$. Se $D = 1$ si ha $S = 1$, $R = 0$ e quindi $Q = 1$; se $D = 0$ si ha $R = 1$, $S = 0$ e quindi $Q = 0$. In entrambi i casi Q prende il valore di D e $\overline{Q}$ quello di $\overline{D}$.
- **CLK** $= 0$ **a regime**: i latch di ingresso restano bloccati. Se è stato catturato $D = 1$, l'uscita $G_3 = 1$ forza $G_4 = 0$ qualunque sia D; se è stato catturato $D = 0$, l'uscita $G_2 = 1$ forza $G_1 = 0$ e $G_3 = 0$. Se D cambia mentre il clock è a regime, l'uscita resta costante.
- Quando il clock torna a 1, R e S tornano a 0 e l'uscita continua a mantenere il dato.

Con porte NAND si ottiene la stessa struttura (è quella dell'integrato 7474), sensibile però al fronte di salita. *Riferimento laboratorio*: pag. 9–10–11–12 di `digitale/lab3-09-2026o410-latchFF.pdf`.

14.5 Ingressi sincroni e asincroni


(13/04/2026)

In un sistema sequenziale pratico, è quasi sempre necessario poter forzare un dispositivo in uno stato noto (es. azzerarlo all'accensione del sistema) senza dover aspettare il battito del clock. Per questo motivo, molti Flip-Flop integrano due tipologie di ingressi contemporaneamente:

IMPORTANTE

- **Ingressi SINCRONI (es. Data D, Clock C):** obbediscono rigidamente alla tempistica del circuito. Un ingresso sincrono (D) viene letto ed applicato alle uscite *esclusivamente* durante il fronte attivo del clock.
- **Ingressi ASINCRONI (es. Preset/Set, Clear/Reset):** agiscono come **comandi di emergenza** o priorità assoluta. Appena vengono attivati, scavalcano totalmente la logica sincrona forzando le uscite istantaneamente, a prescindere da cosa stiano facendo il clock e l'ingresso D.

Esempio di un Flip-Flop D commerciale con ingressi misti (tipico delle logiche TTL):



FF-D con ingressi misti

In questo simbolo, D viene campionato solo sul fronte di C, mentre l'attivazione di S (Set) o R (Reset) forzerà immediatamente l'uscita indipendentemente dal clock.

14.6 JK Flip-Flop


Il Flip-Flop (o Latch) RS originale ha un grave difetto: lo stato $R = 1, S = 1$ è proibito, poiché forza le uscite in uno stato incoerente. Il Flip-Flop di tipo D risolve il problema unendo gli ingressi tramite un invertitore, ma così facendo sacrifica la flessibilità di poter comandare il Set e il Reset in modo indipendente.

Il **Flip-Flop JK** risolve il problema alla radice, mantenendo due ingressi separati (J per il Set e K per il Reset) e introducendo un **incrocio (feedback) dalle uscite verso gli ingressi**. Questo si ottiene anteponendo due porte AND al nucleo RS centrale.

Il principio dell'auto-disabilitazione. Il trucco logico del Flip-Flop JK sta nell'usare le uscite stesse per "spegnere" i comandi ridondanti:

- Se il circuito si trova nello stato $Q = 1$ (e quindi $\overline{Q} = 0$), il segnale $\overline{Q}$ viene retroazionato sulla porta AND dell'ingresso J (Set). Essendo a 0, disabilita completamente l'ingresso J. Il circuito sa di essere già a 1, quindi ignora ulteriori richieste di Set. Allo stesso tempo, l'uscita $Q = 1$ abilita la porta AND dell'ingresso K (Reset).
- Se il circuito è nello stato $Q = 0$ (e $\overline{Q} = 1$), accade l'opposto: viene abilitato l'ingresso J (Set) e viene disabilitato l'ingresso K (Reset).

Grazie a questa intelligenza intrinseca, se applichiamo la combinazione massima $J = 1, K = 1$, il sistema lascerà passare *solo* il comando opposto allo stato in cui si trova, trasformando la vecchia condizione "proibita" in una utilissima funzione di commutazione (Toggle).



JK Flip-Flop

Ricavo della Funzione Caratteristica. Dal circuito logico osserviamo che gli ingressi interni del nucleo RS diventano:

$$S = J \cdot \overline{Q}_n \qquad \text{e} \qquad R = K \cdot Q_n$$

Partendo dall'equazione caratteristica del Flip-Flop RS, ovvero $Q_{n+1} = S + \overline{R}Q_n$, possiamo sostituire queste due espressioni:

$$\begin{aligned} Q_{n+1} &= (J\overline{Q}_n) + \overline{(KQ_n)}Q_n \\ &= J\overline{Q}_n + (\overline{K} + \overline{Q}_n)Q_n \quad \text{[applicando il Teorema di De Morgan]} \\ &= J\overline{Q}_n + \overline{K}Q_n + \underbrace{\overline{Q}_n Q_n}_{=0} \quad \text{[espandendo e applicando l'annullamento]} \end{aligned}$$

Otteniamo così la **Funzione caratteristica del Flip-Flop JK**:

$$\boxed{Q_{n+1} = J\overline{Q}_n + \overline{K}Q_n}$$

Tabella di verità e sintesi del comportamento:

- $J = 0, K = 0$ **(HOLD / MEMORIA):** Entrambe le porte AND d'ingresso sono bloccate (zero in uscita). Il nucleo centrale riceve la combinazione $S = 0, R = 0$ e quindi **mantiene in memoria** lo stato precedente ($Q_{n+1} = Q_n$).
- $J = 1, K = 0$ **(SET):** L'ingresso J è attivo. Se il flip-flop era a 0, viene portato a 1. Se era già a 1, vi rimane ($Q_{n+1} = 1$).

- $J = 0, K = 1$ **(RESET):** L'ingresso K è attivo. L'uscita viene forzatamente portata a 0, o vi rimane se lo era già ($Q_{n+1} = 0$).
- $J = 1, K = 1$ **(TOGGLE / COMMUTAZIONE):** Il vero punto di forza del JK. Essendo la combinazione proibita ormai innocua, l'applicazione simultanea di due '1' logici forza il sistema a **invertire il proprio stato** ad ogni fronte di clock ($Q_{n+1} = \overline{Q}_n$).

14.6.1 Esempio pratico: il Registro come "filtro anti-glitch"

Per comprendere l'utilità pratica dei circuiti sequenziali, analizziamo un classico problema dei **circuiti combinatori**: la generazione di *glitch* (stati transitori spuri). Immaginiamo di voler pilotare un **display a 7 segmenti** partendo da un dato in codice Gray (capitolo 13), utilizzando un **convertitore Gray-Binario**.


Consideriamo una transizione critica, come il passaggio dal valore 15 al valore 0:

- L'ingresso in codice Gray passa da `1000` (15) a `0000` (0). Come previsto dalla codifica Gray, commuta **un solo bit**.
- L'uscita in codice Binario, invece, deve passare da `1111` a `0000`: ben **4 bit devono commutare simultaneamente**.

Il problema: i ritardi di propagazione (Glitch)

Il convertitore è realizzato tramite porte logiche in cascata (tipicamente porte XOR). Poiché ogni porta possiede un proprio **ritardo fisico di propagazione**, i 4 bit in uscita non commuteranno mai nell'esatto medesimo istante. I segnali attraversano percorsi logici di lunghezza diversa, accumulando ritardi differenti.

Di conseguenza, anziché avere un salto netto `1111` → `0000`, le uscite attraversano una serie caotica di stati intermedi (ad esempio, `1111` → `0111` → `0011` → `0000`). Se il display fosse collegato direttamente all'uscita del convertitore, l'osservatore vedrebbe una rapida e fastidiosa sequenza di numeri errati (sfarfallio) prima della stabilizzazione sul valore corretto. Questi stati transitori indesiderati prendono il nome di *glitch*.




La soluzione: il Registro come barriera di temporizzazione

Per risolvere il problema alla radice, si interpone un **Registro** (un banco di Flip-Flop di tipo D in parallelo, comandati da un unico clock) tra il circuito combinatorio e il display. Il registro agisce come una "fotocamera" sincronizzata, mascherando i transienti:

1. **Fase di assestamento (Glitch):** Mentre il convertitore ricalcola il dato, generando gli stati spuri, il segnale di Clock è mantenuto a riposo. I Flip-Flop ignorano i cambiamenti in ingresso, e il display continua a mostrare stabilmente il numero precedente (15).
2. **Stato stazionario:** Si attende un tempo sufficiente affinché tutte le porte del convertitore abbiano finito di commutare. Ora l'uscita è un `0000` stabile e definitivo.
3. **Campionamento (Fronte attivo):** Proprio in questo istante di stabilità ("acque calme"), si invia un fronte di salita al Clock del registro. I Flip-Flop catturano simultaneamente il nuovo dato pulito e lo trasferiscono al display in blocco.

La traccia seguente, acquisita con un analizzatore logico (Digilent Analog Discovery 2), mostra l'efficacia di questa tecnica:



Osservando il transitorio (a cavallo di $t = 14{,}000015\,\text{ms}$), è evidente come le singole linee in uscita dal blocco combinatorio scendano a zero in istanti sfalsati, generando temporaneamente un dato spuro (es. `b0011`). Grazie all'azione di campionamento del registro, tali irregolarità vengono confinate a monte: il circuito a valle viene aggiornato con precisione chirurgica e perfetta sincronia solo in corrispondenza del fronte di clock, garantendo un'uscita netta e priva di sfarfallii.

Riepilogo del Capitolo

IMPORTANTE

La logica sequenziale introduce la memoria tramite retroazione: un anello di porte incrociate (**Latch SR**) conserva un bit, e l'evoluzione verso **Latch D** e **Flip-Flop JK** elimina lo stato proibito e separa nettamente la sensibilità al *livello* (Latch) dalla sensibilità al *fronte* (Flip-Flop).

Nota

Formule fondamentali (funzioni caratteristiche):

- **Latch RS (NOR):** $Q(t+\Delta t) = S + \overline{R}\,Q(t)$; stato proibito $R = S = 1$.
- **Latch RS con Enable:** $Q(t+\Delta t) = ES + \overline{RE}\,Q(t)$ ($E = 0$ hold, $E = 1$ trasparente).
- **Latch D:** $Q(t+\Delta t) = DE + \overline{E}\,Q(t)$ (vincolo $R = \overline{D}$, $S = D$: elimina lo stato proibito).
- **Flip-Flop JK:** $Q_{n+1} = J\overline{Q}_n + \overline{K}Q_n$ ($J = K = 1 \Rightarrow$ toggle, $Q_{n+1} = \overline{Q}_n$).
- **Sensibilità al fronte:** ottenuta con tecnica Master-Slave o trigger-edge (due o tre latch pilotati in controfase/autobloccaggio).

Capitolo 15. Registri a scorrimento e contatori

(17 aprile 2026)

15.1 Registri a scorrimento

Un **registro a scorrimento** (shift register) è una catena di Flip-Flop di tipo D collegati in serie: l'uscita Q di ciascuno è collegata all'ingresso D del successivo. Ad ogni fronte di clock, ogni Flip-Flop «passa» il proprio valore al vicino di destra, come in un nastro trasportatore. In questo modo il dato si *sposta* di una posizione ad ogni colpo di clock.

Per chiarire con un esempio: se il registro contiene i bit $[X, Y, Z]$ e arriva un nuovo dato W dall'ingresso, dopo un tick di clock il contenuto diventa $[W, X, Y]$: il vecchio Z è uscito, X e Y sono slittati di una posizione, e il nuovo W è entrato in testa.

15.1.1 Modalità di trasmissione dati

A seconda di come si alimentano i dati in ingresso e di come si leggono in uscita, lo stesso registro fisico può funzionare in quattro modalità distinte:

- **SISO** (Serial In – Serial Out): il dato entra un bit alla volta dall'ingresso seriale ed esce un bit alla volta dall'ultimo FF. Utilizzo principale: **ritardare** un segnale digitale di esattamente n cicli di clock.
- **SIPO** (Serial In – Parallel Out): il dato entra un bit alla volta, ma si leggono in uscita *contemporaneamente* tutti i bit memorizzati. Utilizzo tipico: convertire una trasmissione seriale (es. linea RS-232) in un dato parallelo leggibile dalla CPU.
- **PISO** (Parallel In – Serial Out): si caricano tutti i bit in un solo colpo (caricamento parallelo), poi li si trasmette uno alla volta. Utilizzo: serializzare un dato parallelo per inviarlo su un bus seriale.
- **PIPO** (Parallel In – Parallel Out): caricamento parallelo e lettura parallela. Funziona come un **registro di memoria**: cattura uno snapshot di un dato a n bit e lo mantiene in uscita fino al prossimo aggiornamento.

15.1.2 Temporizzazione e vincoli

Affinché il registro funzioni correttamente, il clock deve rispettare due vincoli temporali critici propri di ogni Flip-Flop:

> **IMPORTANTE**
>
> $T_P > T_H, \quad T_S + T_P < T_{CLK}$
>
> - T_{setup} (T_S): il dato deve essere stabile sull'ingresso D per almeno questo tempo *prima* del fronte di clock, altrimenti non viene catturato correttamente.
> - T_{hold} (T_H): il dato deve rimanere stabile per almeno questo tempo *dopo* il fronte di clock.
> - T_P: tempo di propagazione attraverso il FF (quanto ci vuole affinché, dopo il fronte, l'uscita Q si aggiorni e il nuovo valore sia pronto per il FF successivo).
> - $I_N = D_{SR}$: dato seriale in ingresso al registro.

In parole semplici: il periodo del clock deve essere abbastanza lungo da permettere al segnale di attraversare il FF e di stabilizzarsi sul D del successivo *prima* che arrivi il fronte successivo. Se il clock è troppo veloce si leggono valori errati.

Nei registri a scorrimento sono presenti i seguenti segnali di controllo:

- **CLK**: sincronizza ogni scorrimento.

- **RESET/CLEAR**: azzera immediatamente l'intero registro.
- **SET**: forza l'uscita a 1 (preset).
- **ENABLE**: quando basso, congela il registro bloccando gli scorrimenti.

Riassunto – Differenza tra registro normale e registro a scorrimento:

- **Registro normale (PIPO)**: cattura e conserva un dato multi-bit aggiornandolo in blocco. Non c'è scorrimento interno.
- **Registro a scorrimento**: conserva il dato *e lo fa scorrere* di una posizione ad ogni clock, abilitando la conversione seriale↔parallelo e il ritardo digitale.

15.1.3 Schemi dei registri (PIPO, SISO, SIPO, PISO)

Di seguito sono riportati gli schemi a blocchi semplificati delle quattro configurazioni (ogni blocco è un FF-D con ingresso D, uscita Q, ingresso di clock e ingressi asincroni S di set e R di reset). Nel PISO un multiplexer sceglie, tramite il segnale Shift/$\overline{\text{Load}}$, se il secondo flip-flop riceve il bit del flip-flop precedente (shift, ingresso 1) oppure il dato parallelo P_1 (caricamento, ingresso 0).




Figura 15.1: Schemi a blocchi dei registri a scorrimento: PIPO, SISO, SIPO, e PISO.

15.2 Contatori

(17 aprile 2026)


DEFINIZIONE: Contatore

circuito sequenziale che avanza automaticamente di stato ad ogni fronte di clock, rappresentando in uscita la sequenza binaria $0, 1, 2, 3, \ldots$ (o la sua inversa, nei contatori *down*).

L'idea alla base è semplice: ogni bit dell'uscita binaria cambia a frequenza dimezzata rispetto al bit precedente.

- Q_0 (bit meno significativo) commuta ad **ogni** periodo di clock: è il più veloce.
- Q_1 commuta ogni **2** periodi: lo fa quando Q_0 scende da 1 a 0 (fronte di discesa).
- Q_{i+1} commuta ogni 2^{i+1} periodi: in generale ogni bit commuta quando il bit precedente ha un fronte di discesa.

Questo comportamento rende i contatori anche utili come **divisori di frequenza**: il clock ha frequenza f; Q_0 oscilla a $f/2$; Q_1 a $f/4$; e così via.



15.2.1 Contatore asincrono (ripple counter)

Nel contatore asincrono, il clock **non arriva a tutti i Flip-Flop contemporaneamente**. Solo il primo FF riceve il clock esterno; ogni FF successivo usa come proprio clock l'uscita Q del FF precedente. I flip-flop sono sensibili al fronte di discesa (pallino sull'ingresso di clock) e hanno $J = K = 1$ (modalità toggle): ogni FF commuta quando l'uscita del precedente passa da 1 a 0, realizzando un conteggio in avanti.


Il problema: la propagazione a catena (ripple). Poiché ogni FF deve aspettare che quello precedente abbia commutato, il segnale si propaga a cascata (da qui il nome *ripple*). Il bit più significativo Q_{n-1} non è aggiornato finché il segnale non ha attraversato tutti gli n FF. Il ritardo totale vale:

$$T_n = n \cdot T_P$$

Questo impone che il periodo del clock sia sufficientemente lungo da permettere a tutta la catena di assestarsi prima del fronte successivo:

$$T_{CLK} > n \cdot T_P$$

Nei circuiti ad alta velocità questo è un limite importante: aggiungere Flip-Flop obbliga a rallentare il clock.




CONTATORE ASINCRONO (RIPPLE COUNTER)

15.2.2 Contatore sincrono

Nel contatore sincrono, il clock **arriva contemporaneamente a tutti i Flip-Flop**, eliminando il ritardo a cascata e rendendo il contatore molto più veloce.

Come si implementa la logica di conteggio? Non tutti i FF devono commutare ad ogni tick: Q_1 deve commutare solo quando $Q_0 = 1$; Q_2 solo quando $Q_0 = Q_1 = 1$; e così via. Questa condizione viene realizzata con **porte AND in cascata**: l'ingresso J, K del FF i-esimo è connesso all'uscita di una porta AND che combina tutti i bit $Q_0, \ldots, Q_{i-1}$. Il FF i riceve il permesso di commutare solo quando tutti i bit meno significativi valgono 1.



CONTATORE SINCRONO

15.2.3 Azzeramento dopo un certo conteggio (contatore modulo-M)

Spesso non si vuole un contatore che vada da 0 a $2^n - 1$, ma che si fermi ad un numero specifico M e poi riparta da zero.

Implementazione: si aggiunge una porta AND ai cui ingressi arrivano le uscite Q_i che sono a 1 nella rappresentazione binaria di M. Non appena il contatore raggiunge M, l'uscita della porta AND va a 1 e genera un segnale di **RESET asincrono** che azzera immediatamente tutti i FF riportandoli a $Q = 0000$.


Attenzione al glitch sull'ultimo conteggio: il valore M compare realmente in uscita per un brevissimo istante (il tempo necessario affinché la porta AND lo riconosca e il reset arrivi) prima che tutto sia azzerato. L'ultimo stato ha quindi una durata anomala:

$$T_{\text{stato } M} = T_f(\text{JK-FF}) + T_P(\text{AND})$$

ESERCIZIO: Esempio: azzeramento dopo il numero 5 (bastano 3 bit)

Quando $Q_3Q_2Q_1Q_0 = 0101_2$ (valore 5), la porta AND sottostante rileva questa condizione (alimentata da Q_0 e Q_2, gli unici bit a 1 di $5 = 101_2$) e genera il segnale di **RESET asincrono di tutti i FF**, che vengono azzerati attraverso i loro ingressi di clear.

Il contatore percorre quindi gli stati $0, 1, 2, 3, 4$, ciascuno per un periodo di clock, mentre lo stato 5 compare solo per il brevissimo tempo $T_f(\text{JK-FF}) + T_P(\text{AND})$ necessario all'azzeramento. Il ciclo dura 5 periodi di clock: si tratta di un **contatore modulo-5** (divisore per 5). Per ottenere un modulo-M con reset asincrono si decodifica quindi il valore M stesso.



15.2.4 Ripple Carry Output (RCO)


I contatori binari integrati (come il classico **SN74LS163A**) includono un'uscita speciale chiamata **RCO** (Ripple Carry Output).

A cosa serve? Quando si collegano più chip in cascata per formare un contatore a più bit (es. 8, 12, 16 bit), ogni chip deve segnalare al successivo quando ha terminato il proprio ciclo di conteggio. Il chip delle unità segnala al chip delle decine; il chip delle decine segnala a quello delle centinaia; e così via.

L'RCO è l'uscita di una porta NOR con 5 ingressi (i 4 $\overline{Q_i}$ e il segnale di *enable* T negato, cioè RCO $= T \cdot Q_A Q_B Q_C Q_D$): va a 1 per esattamente **un periodo di clock** quando il contatore ha raggiunto il valore massimo (tipicamente $Q = 1111 = 15$). Solo in quel preciso istante tutti i $\overline{Q_i}$ sono a 0, e la NOR dà 1:

$$\text{RCO} = 1 \quad \text{per un periodo } T_{CLK} \text{ quando il conteggio è al massimo.}$$

Il chip successivo nella catena usa questo impulso RCO come *enable* (o come clock) per incrementare il proprio conteggio: in questo modo si realizzano contatori a 8, 12, 16 bit collegando semplicemente chip da 4 bit in cascata tramite RCO.



Riepilogo del Capitolo

IMPORTANTE

I registri a scorrimento spostano dati attraverso una catena di Flip-Flop D in quattro modalità (**SISO, SIPO, PISO, PIPO**), mentre i contatori avanzano di stato a ogni colpo di clock in forma **asincrona** (ripple, più lenta) o **sincrona** (AND in cascata, senza ritardo di propagazione cumulato).

Nota

Formule fondamentali:

- **Vincolo di temporizzazione:** $T_P > T_H$, $T_S + T_P < T_{CLK}$ (setup/hold/propagazione).
- **Modalità di scorrimento:** SISO, SIPO, PISO, PIPO.
- **Ritardo del contatore asincrono (ripple) a n bit:** $T_n = n \cdot T_P$, quindi $T_{CLK} > n \cdot T_P$.
- **Contatore sincrono:** porte AND in cascata su $Q_0, \ldots, Q_{i-1}$ abilitano il toggle del Flip-Flop i-esimo, eliminando il ritardo cumulato.
- **Contatore modulo-M:** decodifica dello stato M tramite AND $\rightarrow$ reset asincrono di tutti i Flip-Flop.

Capitolo 16. Conteggio, divisori di frequenza e PRFG

(20 aprile 2026)
In questo capitolo i contatori e i registri a scorrimento visti nel capitolo precedente vengono usati come "mattoni" per costruire tre famiglie di circuiti: contatori a più bit ottenuti collegando più integrati in **cascata**, **divisori di frequenza** per un numero intero n e **generatori di sequenze pseudo casuali**.

16.1 Contatori a 8 bit: cascata di due SN74LS163

16.1.1 Richiamo: i terminali del SN74LS163


Il SN74LS163 è un contatore binario **sincrono** a 4 bit: tutte le sue operazioni (conteggio, caricamento, azzeramento) avvengono sul fronte di salita del clock.

Pin	Nome	Funzione
2	CLK	clock: il contatore cambia stato solo sul fronte di salita
7, 10	P, T	abilitazioni del conteggio (ENP, ENT): il contatore avanza solo se $P = T = 1$
3, 4, 5, 6	A, B, C, D	ingressi paralleli per il caricamento (A = LSB)
9	$\overline{\text{LOAD}}$	caricamento **sincrono**, attivo basso: se vale 0, al fronte successivo $Q_DQ_CQ_BQ_A = DCBA$
1	$\overline{\text{CLR}}$	azzeramento **sincrono**, attivo basso: se vale 0, al fronte successivo $Q_DQ_CQ_BQ_A = 0000$
14, 13, 12, 11	$Q_A \dots Q_D$	uscite del conteggio (Q_A = LSB)
15	RCO	*Ripple Carry Output*: RCO $= T \cdot Q_AQ_BQ_CQ_D$, vale 1 solo nello stato 1111

Gli ingressi di controllo hanno una precisa **priorità**: $\overline{\text{CLR}}$ prevale su $\overline{\text{LOAD}}$, che a sua volta prevale sul conteggio; se $P \cdot T = 0$ (e gli altri comandi sono inattivi) il contatore mantiene lo stato (*hold*). Nei simboli seguenti il pallino sui terminali LOAD e CLR indica che sono attivi bassi.

16.1.2 Collegamento in cascata

Due contatori a 4 bit si collegano in **cascata** usando l'RCO del primo modulo come *enable di conteggio* del secondo:



Il funzionamento si ricava analizzando i collegamenti uno per uno:

- **Clock comune**: entrambi i moduli ricevono lo stesso segnale di clock (*Count*). La cascata è quindi **sincrona**: tutti gli 8 bit commutano sullo stesso fronte, senza il ritardo a catena del contatore asincrono.
- **Enable**: collegato all'ingresso P di entrambi i moduli, abilita o congela l'intero contatore a 8 bit. L'ingresso T del primo modulo è fisso a 1.
- **Riporto**: l'ingresso T del secondo modulo è pilotato da RCO_1, che vale 1 solo mentre il modulo LSB si trova nello stato $DCBA = 1111$ (15). Il modulo MSB è quindi abilitato *per un solo periodo di clock* ogni 16: al fronte successivo il modulo LSB passa da 15 a 0 e, contemporaneamente, il modulo MSB avanza di un'unità. È esattamente il riporto dell'addizione binaria.
- $\overline{\textbf{LOAD}}$ è inattivo (a 1) e gli ingressi $DCBA$ non sono usati; $\overline{\textbf{Reset}}$ è comune ai due $\overline{\mathrm{CLR}}$: portandolo a 0 entrambi i moduli si azzerano al fronte di clock successivo (nel '163 il clear è sincrono).

Le uscite formano il numero a 8 bit $N = HGFE\,DCBA$, con $0 \le N \le 2^8 - 1 = 255$. Il bit E è il meno significativo dei quattro bit del modulo MSB e viene incrementato ogni volta che il modulo LSB completa un ciclo. Ad esempio:

$$N = 0000\,1111_2 = 15 \xrightarrow{\text{CLK}} N = 0001\,0000_2 = 16$$

perché $DCBA$ passa da 1111 a 0000 e, essendo $\mathrm{RCO}_1 = 1$, $HGFE$ passa da 0000 a 0001. Ogni uscita divide la frequenza del clock per una potenza di 2: $f_A = f_{\mathrm{CLK}}/2$, $f_B = f_{\mathrm{CLK}}/4$, …, fino a $f_H = f_{\mathrm{CLK}}/256$.

OSSERVAZIONE: Perché il riporto va su T e non su P

I due ingressi di abilitazione non sono equivalenti: T entra anche nell'espressione dell'RCO ($\mathrm{RCO} = T \cdot Q_A Q_B Q_C Q_D$), P no. Collegando il riporto a T, RCO_2 vale 1 solo quando *entrambi* i moduli sono a 15 (cioè $N = 255$): il riporto si propaga lungo la catena e un terzo modulo, collegato con $T_3 = \mathrm{RCO}_2$, formerebbe un contatore a 12 bit. L'ingresso P resta libero per l'abilitazione globale.

16.2 Divisori di frequenza per un numero n

DEFINIZIONE: Divisore di frequenza

circuito sequenziale che riceve in ingresso il segnale di clock e ne riduce la frequenza di un fattore intero n:

$$f_{\mathrm{out}} = \frac{f_{\mathrm{CLK}}}{n} \qquad T_{\mathrm{out}} = n\,T_{\mathrm{CLK}}$$


L'idea è semplice: un contatore che percorre ciclicamente n stati ripete il proprio comportamento ogni n periodi di clock. Un segnale che vale 1 in uno solo degli n stati è quindi un treno di impulsi di durata T_{CLK} e periodo

$n\,T_{\text{CLK}}$. Il contatore libero a 4 bit ha $2^4 = 16$ stati; per ottenere un qualsiasi $n < 16$ bisogna **accorciare il ciclo**. Con il SN74LS163 esistono due tecniche, che sfruttano i due comandi sincroni:

- **CLEAR sincrono**: il contatore conta $0, 1, \ldots, n-1$ e poi si azzera;
- **LOAD sincrono**: il contatore riparte da un valore iniziale N_{load} e conta fino a 15, percorrendo $16 - N_{\text{load}}$ stati.

16.2.1 Divisore con CLEAR sincrono

Nel circuito seguente il contatore conta fino a $DCBA = 1101$ (13); in quello stato il comando di clear si attiva e al fronte successivo il conteggio ricomincia da 0.



Funzionamento. La porta NAND a 4 ingressi riceve Q_D, Q_C, $\overline{Q_B}$ (tramite l'invertitore) e Q_A: la sua uscita vale 0 *solo* quando $Q_D Q_C Q_B Q_A = 1101 = 13$. Poiché il clear del '163 è sincrono, in quello stato non succede nulla di immediato: è il fronte di clock *successivo* ad azzerare il contatore. La sequenza è quindi

$$0 \to 1 \to 2 \to \cdots \to 12 \to 13 \to 0 \to 1 \to \cdots$$

cioè un ciclo di **14 stati**, ciascuno della durata di un periodo di clock:

$$f_{\text{out}} = \frac{f_{\text{CLK}}}{14}$$

Il segnale $\overline{\text{CLR}}$ stesso è un treno di impulsi bassi, larghi T_{CLK}, con periodo $14\,T_{\text{CLK}}$. In generale, per dividere per n con il clear sincrono si decodifica lo stato $n-1$ (e non n), proprio perché l'azzeramento avviene un colpo di clock dopo la decodifica.

Osservazioni sulle singole uscite:


- A (LSB) ha $T_A = 2\,T_{\text{CLK}}$: commuta a ogni colpo di clock e, poiché il ciclo ha un numero pari di stati, continua ad alternarsi regolarmente anche nel passaggio $13 \to 0$.
- D (MSB) nel contatore libero ha $T_D = 16\,T_{\text{CLK}}$. Con il ciclo accorciato il suo periodo diventa $14\,T_{\text{CLK}}$, ma l'onda non è più simmetrica: $D = 0$ negli stati 0–7 (8 periodi) e $D = 1$ negli stati 8–13 (6 periodi).
- Il numero 13 è l'ultimo contato e dura un periodo di clock intero.

IMPORTANTE

Clear sincrono o asincrono? Se il clear fosse *asincrono* (come nel contatore modulo-M del capitolo precedente, o nel 74LS161), il contatore si azzererebbe non appena raggiunto 13: l'ultimo stato durerebbe solo il tempo di propagazione della porta e del contatore, cioè un *glitch* e non un vero fronte di conteggio. Per dividere per 14 bisognerebbe allora decodificare 14, e l'impulso di azzeramento sarebbe brevissimo e poco affidabile. Con il clear sincrono ogni stato, compreso l'ultimo, dura esattamente T_{CLK}.

16.2.2 Divisore con SET sincrono (LOAD)

In questo secondo schema l'RCO, attraverso un invertitore, comanda l'ingresso $\overline{\text{LOAD}}$: quando il contatore ha finito di contare viene caricato il valore impostato sugli ingressi, $DCBA = 0110$ (6).



Funzionamento. Durante il conteggio l'RCO vale 0 e quindi $\overline{\text{LOAD}} = 1$ (inattivo). Quando il contatore raggiunge 15 si ha RCO $= 1$, dunque $\overline{\text{LOAD}} = 0$: al fronte successivo, invece di passare a 0, il contatore carica il valore di preset $DCBA = 0110 = 6$. La sequenza è

$$6 \to 7 \to 8 \to \cdots \to 14 \to 15 \to 6 \to 7 \to \cdots$$


e comprende $16 - 6 = 10$ stati. L'RCO vale 1 per un solo periodo di clock ogni 10, quindi

$$f_{\text{RCO}} = \frac{f_{\text{CLK}}}{10}$$

(un impulso per ciclo, largo T_{CLK}). In generale, con un contatore a N bit e un valore di caricamento N_{load}:

$$T_{\text{out}} = \left(2^N - N_{\text{load}}\right) T_{\text{CLK}} \qquad \Longrightarrow \qquad N_{\text{load}} = 2^N - n$$

Per dividere per $n = 10$ con 4 bit si carica $16 - 10 = 6$; per $n = 12$ si carica $4 = 0100$; per $n = 5$ si carica $11 = 1011$.



Rispetto al metodo del clear, il caricamento non richiede una porta di decodifica a più ingressi (basta un invertitore sull'RCO) e il fattore di divisione si cambia modificando soltanto i livelli sugli ingressi $DCBA$: con quattro interruttori si ottiene un **divisore programmabile**.

IMPORTANTE

Confronto fra i due metodi (contatore a N bit, divisione per n):

- **CLEAR sincrono**: sequenza $0 \ldots n-1$; si decodifica lo stato $n-1$ e lo si porta su $\overline{\text{CLR}}$.
- **LOAD sincrono**: sequenza $2^N - n \ldots 2^N - 1$; si carica $N_{\text{load}} = 2^N - n$ e si usa $\overline{\text{RCO}}$ come $\overline{\text{LOAD}}$.

In entrambi i casi l'uscita è un impulso largo T_{CLK} ogni n periodi (*duty cycle* $1/n$). Se serve un'onda


quadra simmetrica basta aggiungere in uscita un flip-flop T (in modalità *toggle*), che divide ulteriormente per 2: si ottiene $f_{\text{CLK}}/(2n)$ con duty cycle del 50%.

16.3 Contatore ad anello

Un **contatore ad anello** è un registro a scorrimento SISO in cui l'uscita dell'ultimo flip-flop è riportata all'ingresso del primo: $D_{i+1} = Q_i$ e $D_0 = Q_3$. Si carica nel registro il valore iniziale $Q_3Q_2Q_1Q_0 = 0001$ e si applica il clock per vedere come evolve:

$$0001 \to 0010 \to 0100 \to 1000 \to 0001 \to \cdots$$

A ogni fronte ciascun FF copia il valore presente al proprio ingresso, quindi l'unico 1 "gira" lungo l'anello: con 4 flip-flop si ottiene un contatore con solo **4 valori** (in generale N stati con N flip-flop, contro i 2^N del contatore binario).



Proprietà del contatore ad anello:


- ogni stato è identificato da un solo bit a 1 (codice *one-hot*): le uscite Q_i sono già "decodificate" e non serve alcuna logica per riconoscere gli stati. È utile per attivare a turno N dispositivi;
- ogni uscita è un impulso largo T_{CLK} ripetuto ogni N periodi, cioè un divisore per N;
- non è **autoinizializzante**: il valore 0001 va caricato all'accensione (ad esempio con il preset asincrono di FF_0 e il clear asincrono degli altri). Partendo da 0000 il registro resterebbe bloccato a 0000; partendo da 0101 farebbe circolare un ciclo diverso da quello voluto ($0101 \to 1010 \to 0101$).

16.4 Contatore ad anello *twisted* (Johnson counter)

Il **contatore Johnson** si ottiene dall'anello riportando all'ingresso del primo FF l'uscita *negata* dell'ultimo: $D_0 = \overline{Q_3}$ (feedback invertito). Si parte da $Q_3Q_2Q_1Q_0 = 0000$ e si applica il clock:

$$0000 \to 0001 \to 0011 \to 0111 \to 1111 \to 1110 \to 1100 \to 1000 \to 0000 \to \cdots$$

Finché $Q_3 = 0$ entrano degli 1 che riempiono il registro; quando Q_3 diventa 1 entrano degli 0 che lo svuotano. Si ottiene un contatore con **8 valori** usando 4 FF.



La tabella confronta le sequenze dei due contatori e riporta, per il Johnson, la porta AND a due ingressi che riconosce ciascuno stato:

Clock	Anello $Q_3Q_2Q_1Q_0$	Johnson $Q_3Q_2Q_1Q_0$	Decodifica (Johnson)
0	0001	0000	$\overline{Q_3}\,\overline{Q_0}$
1	0010	0001	$Q_0\,\overline{Q_1}$
2	0100	0011	$Q_1\,\overline{Q_2}$
3	1000	0111	$Q_2\,\overline{Q_3}$
4	0001	1111	$Q_3\,Q_0$
5	0010	1110	$Q_1\,\overline{Q_0}$
6	0100	1100	$Q_2\,\overline{Q_1}$
7	1000	1000	$Q_3\,\overline{Q_2}$
8	0001	0000	$\overline{Q_3}\,\overline{Q_0}$

Proprietà del contatore Johnson:

- ogni uscita Q_i è un'**onda quadra simmetrica** (duty cycle 50%) di periodo $2N\,T_{\text{CLK}}$: con 4 FF ciascuna uscita vale $f_{\text{CLK}}/8$, e le quattro uscite sono sfasate fra loro di un periodo di clock;
- stati consecutivi differiscono per **un solo bit** (come nel codice Gray), quindi la decodifica non produce glitch e richiede solo una AND a 2 ingressi;
- gli stati non usati sono $2^4 - 8 = 8$ e formano un secondo ciclo "parassita" ($0010 \to 0101 \to 1011 \to 0110 \to 1101 \to 1010 \to 0100 \to 1001 \to 0010$): anche il Johnson va azzerato all'accensione.

IMPORTANTE

Con N flip-flop: il contatore ad anello ha N **stati**, il contatore Johnson ne ha $2N$, il contatore binario ne ha 2^N. Anello e Johnson usano più flip-flop del necessario, ma in cambio non richiedono (o quasi) logica di decodifica.

16.5 Generatori di frequenza pseudo casuali (PRFG)

DEFINIZIONE: PRFG

PRFG (*Pseudo-Random Frequency Generator*): applicazione dei registri a scorrimento che ha trovato grande applicazione nella generazione di sequenze di bit pseudo casuali. Il registro ha grandezza finita e questo comporta lo "pseudo": un registro largo K flip-flop genera una sequenza che si ripete al massimo dopo $2^K - 1$ eventi.


La sequenza sembra casuale, ma è perfettamente deterministica: lo stato futuro dipende solo da quello presente e gli stati possibili sono al più 2^K, quindi prima o poi uno stato si ripete e da lì la sequenza si ripete identica. Il limite è $2^K - 1$ e non 2^K perché, come si vedrà, uno stato va escluso.

Nei generatori pseudo casuali **lineari** la retroazione si costruisce con porte XOR (o XNOR), cioè le porte equivalenti alla **somma binaria** (modulo 2).

DEFINIZIONE: LPRG

Linear Pseudo Random Generator: registro a scorrimento il cui ingresso seriale è lo XOR di alcune uscite del registro (dette *prese* o *tap*). Nella letteratura tecnica è noto anche come LFSR (*Linear Feedback Shift Register*).

Nell'esempio seguente, con 4 FF, la retroazione è $D_0 = Q_2 \oplus Q_3$, mentre $D_1 = Q_0$, $D_2 = Q_1$, $D_3 = Q_2$:



Partendo dallo stato $Q_0Q_1Q_2Q_3 = 1111$ e applicando il clock si ottiene la sequenza seguente (a ogni riga, D_0 è il bit che entrerà in FF$_0$ al fronte successivo):

Clock	FF$_0$	FF$_1$	FF$_2$	FF$_3$	D_0	Clock	FF$_0$	FF$_1$	FF$_2$	FF$_3$	D_0
0	1	1	1	1	0	8	1	1	0	0	0
1	0	1	1	1	0	9	0	1	1	0	1
2	0	0	1	1	0	10	1	0	1	1	0
3	0	0	0	1	1	11	0	1	0	1	1
4	1	0	0	0	0	12	1	0	1	0	1
5	0	1	0	0	0	13	1	1	0	1	1
6	0	0	1	0	1	14	1	1	1	0	1
7	1	0	0	1	1	15	1	1	1	1	0

Al colpo di clock 15 il registro torna nello stato iniziale 1111: la sequenza ha lunghezza $2^4 - 1 = 15$, la massima possibile, e attraversa *tutti* gli stati tranne 0000. Osservazioni:

- **Lo stato escluso**: con la retroazione XOR lo stato 0000 si trasforma in se stesso ($0 \oplus 0 = 0$), quindi il generatore non deve mai trovarsi a zero (va inizializzato con almeno un 1). Con la XNOR lo stato "proibito" diventa 1111.
- **Bilanciamento**: in un periodo l'uscita Q_3 vale $1, 1, 1, 1, 0, 0, 0, 1, 0, 0, 1, 1, 0, 1, 0$, cioè 8 uni e 7 zeri, quasi come una sequenza casuale ideale.
- **Scelta delle prese**: non tutte le prese danno la lunghezza massima. Ad esempio con $D_0 = Q_1 \oplus Q_3$, partendo da $Q_0Q_1Q_2Q_3 = 1000$, dopo soli 6 colpi di clock si torna allo stato iniziale. Le combinazioni che garantiscono $2^K - 1$ stati sono tabulate per ogni K.
- **Applicazioni**: generazione di rumore digitale, pattern di collaudo dei circuiti, cifratura e *scrambling* dei dati nelle trasmissioni.

Riepilogo del Capitolo

IMPORTANTE

Collegando contatori sincroni in cascata (tramite Ripple Carry Output) si costruiscono divisori di frequenza per un intero n qualsiasi; i contatori ad anello e Johnson offrono alternative a basso costo di decodifica, mentre gli **LFSR** generano sequenze pseudo-casuali di periodo massimo tramite retroazione XOR.

Nota

Formule fondamentali:

- **Divisore con LOAD sincrono:** $N_{\text{load}} = 2^N - n$, $T_{\text{out}} = (2^N - N_{\text{load}})\, T_{CLK}$.
- **Contatore ad anello:** N Flip-Flop $\rightarrow$ N stati one-hot (non autoinizializzante).
- **Contatore Johnson (twisted-ring):** N Flip-Flop $\rightarrow$ $2N$ stati, retroazione $D_0 = \overline{Q_{N-1}}$; decodifica a sole 2 porte AND, senza glitch (tipo Gray).
- **LFSR/PRFG:** retroazione XOR sulle prese (es. $D_0 = Q_2 \oplus Q_3$); periodo massimo della sequenza pseudo-casuale $= 2^K - 1$.

Capitolo 17. Macchine a stati finiti (FSM)

(24 aprile 2026)

DEFINIZIONE: FSM

FSM (*Finite State Machine*, macchina a stati finiti): architettura in cui gli stati presenti determinano quelli futuri. Il sistema può trovarsi in un numero finito di stati; a ogni fronte di clock passa a uno stato futuro che dipende dallo stato presente ed, eventualmente, dagli ingressi.

DEFINIZIONE: Diagramma di stato


mappa per rappresentare il comportamento di un sistema sequenziale (i possibili stati e i legami fra essi). Gli stati sono legati fra loro da precise **transizioni** e sono definiti da condizioni **interne** (presenti nel sistema) e/o da condizioni **esterne** (segnali in ingresso dall'esterno).

Ogni circuito digitale è una FSM: un circuito che contiene N flip-flop può trovarsi al più in 2^N stati distinti, quindi in un numero finito di stati (un circuito puramente combinatorio è il caso limite, con un solo stato). Per descrivere una FSM servono cinque elementi: l'insieme degli **stati** S_i, gli **ingressi** I, le **uscite** O, la **funzione di stato futuro** (come si passa da uno stato all'altro) e la **funzione di uscita**.

17.1 Tipi di architettura FSM: Moore e Mealy


Esistono due tipi principali di architettura: **Moore** e **Mealy**. Entrambe sono formate da tre blocchi: una logica combinatoria che calcola lo stato futuro, un registro di memoria (i flip-flop, comandati dal clock) che conserva lo stato presente e una logica combinatoria che genera le uscite. Le due architetture differiscono solo per *ciò che entra* nella logica delle uscite.

17.1.1 Architettura di Moore



- Uno stato è univocamente conseguenza dello stato precedente (e degli ingressi, se ci sono): $Q^+ = f(Q, I)$. Per questo l'uscita del registro torna indietro verso la logica di stato futuro.
- Gli ingressi esterni non sempre sono presenti: un contatore o un generatore di sequenze, ad esempio, evolve solo al ritmo del clock.
- Le uscite dipendono **solo dallo stato presente**: $O = g(Q)$. Possono quindi cambiare solo dopo un fronte di clock (sono **sincrone**). In genere si tratta di più linee, cioè di un *bus* di uscita.
- Nel diagramma di stato il valore delle uscite si scrive **dentro lo stato**.

17.1.2 Architettura di Mealy



La differenza principale fra Moore e Mealy è la dipendenza delle uscite dai parametri del circuito:

- in **Moore**: $O_i = f(Q_i)$, uscite **sincrone** con il clock;
- in **Mealy**: $O_i = f(Q_i, I_i)$, uscite **asincrone**: se il clock è fermo ma un ingresso cambia, le uscite cambiano subito, senza aspettare il fronte.


Poiché l'uscita dipende sia dallo stato sia dall'ingresso, in Mealy il valore delle uscite si associa alle **transizioni** e non agli stati: sulla freccia si scrive *ingresso/uscita*. Ne derivano alcune conseguenze pratiche:

- a parità di comportamento, Mealy richiede in genere **meno stati** (e quindi meno flip-flop) di Moore;
- Mealy **reagisce prima**: l'uscita risponde all'ingresso nello stesso periodo di clock, mentre Moore risponde dopo il fronte successivo;
- in Mealy eventuali glitch sugli ingressi si propagano direttamente alle uscite; in Moore le uscite restano stabili per tutto il periodo di clock.

Gli esempi delle sezioni successive mostrano la stessa macchina realizzata in entrambi i modi.

17.2 Dal diagramma di stato al circuito

Il diagramma di stato è composto da **stati** (cerchi, che in una macchina di Moore riportano anche il valore delle uscite) collegati da **transizioni** (frecce, su cui si scrive la condizione sugli ingressi che le attiva). Come esempio si considera una macchina di Moore senza ingressi che percorre ciclicamente tre stati, con tre uscite $O_2O_1O_0$:



La procedura per passare dal diagramma di stato al circuito è la seguente.

1) **Dato il numero di stati** (3), definisco il numero di bit che mi serve a rappresentarli: il più piccolo n tale che $2^n \geq 3$, cioè $n = \lceil \log_2 3 \rceil = 2$ bit.

2) **Associo a ogni stato una rappresentazione in bit**: $S_0 = [00]$, $S_1 = [01]$, $S_2 = [10]$. La combinazione avanzata [11] non corrisponde ad alcuno stato: è un *don't care* ($\times$).

3) **Per ogni bit uso un FF**: lo stato è la coppia Q_1Q_0 memorizzata da due flip-flop.

4) **Scrivo la tabella di verità** (tabella delle transizioni): associo a ogni stato presente Q_1Q_0 lo stato futuro $Q_1^+Q_0^+$.

Stato	Q_1	Q_0	Q_1^+	Q_0^+
S_0	0	0	0	1
S_1	0	1	1	0
S_2	1	0	0	0
–	1	1	$\times$	$\times$

5) **Scelgo il tipo di FF** (D, JK, T). In questo caso uso i DFF: poiché $Q_i^+ = D_i$, le colonne degli ingressi D_i coincidono con quelle dello stato futuro.

6) **Ricavo le funzioni** $D_i = f(Q_i)$, sfruttando il don't care:

   - D_1 vale 1 solo per $Q_1Q_0 = 01$; ponendo a 1 anche il don't care 11 si raggruppano le due righe con $Q_0 = 1$: $D_1 = Q_0$;
   - D_0 vale 1 solo per $Q_1Q_0 = 00$, che non è adiacente a 11: $D_0 = \overline{Q_1} \cdot \overline{Q_0} = \overline{Q_1 + Q_0}$ (una NOR).

7) **Disegno il circuito** della logica di stato futuro e del registro (lo schema completo, con la logica delle uscite, è riportato al termine della procedura).


8) **Trovo le funzioni dei segnali di uscita** $O_i = f(Q_i)$, leggendo il valore di uscita scritto in ciascuno stato:

Q_1	Q_0	D_1	D_0	O_2	O_1	O_0
0	0	0	1	0	1	0
0	1	1	0	0	1	1
1	0	0	0	1	0	1
1	1	×	×	×	×	×

$O_0 = Q_0 + Q_1$
$O_1 = \overline{Q_1}$
$O_2 = Q_1$

9) **Verifico lo stato futuro della combinazione non usata** $Q_1 = Q_0 = 1$: se fosse uno **stato bloccante** sarebbe un problema da risolvere (vedi più avanti).

Il circuito completo realizza i tre blocchi dell'architettura di Moore: la NOR e il collegamento $Q_0 \to D_1$ formano la logica di stato futuro, i due DFF il registro, la porta OR e i collegamenti diretti la logica delle uscite.



IMPORTANTE

Scelta del tipo di flip-flop.

- **DFF**: $Q^+ = D$. È il più usato e il più semplice: l'ingresso da calcolare coincide con lo stato futuro.
- **TFF**: $Q^+ = T \oplus Q$. Adatto a contatori e sequenze regolari: $T = 1$ solo quando il bit deve cambiare.
- **JKFF**: $Q^+ = J\overline{Q} + \overline{K}Q$. Flessibile, può fare tutto (set, reset, toggle, hold).

Per ricavare gli ingressi dei FF dalla tabella delle transizioni si usa la **tabella di eccitazione**, che indica quale ingresso produce ciascun passaggio $Q \to Q^+$:

$Q \to Q^+$	D	T	J	K
$0 \to 0$	0	0	0	×
$0 \to 1$	1	1	1	×
$1 \to 0$	0	1	×	1
$1 \to 1$	1	0	×	0

17.2.1 Stato bloccante


Al punto 9 si verifica quale sia lo stato futuro della combinazione non usata $Q_1 = Q_0 = 1$. Uno **stato bloccante** è uno stato non previsto dal quale la macchina non torna più nel ciclo principale (ad esempio perché $11 \to 11$): se all'accensione, o per un disturbo, i flip-flop finissero in quello stato, il circuito resterebbe fermo. È un problema che

dobbiamo risolvere, assegnando esplicitamente uno stato futuro alla combinazione non usata (invece di lasciarla don't care) oppure prevedendo un reset.
Nel nostro caso, da $Q = 11$ si ottiene $D_1 = Q_0 = 1$ e $D_0 = \overline{Q_1}\,\overline{Q_0} = 0$: si va a finire in $10 = S_2$, quindi la sequenza ricomincia e il circuito non si blocca.

17.2.2 Segnale di Enable: percorrere il ciclo nei due versi

Se volessimo scorrere il ciclo anche al contrario, possiamo inserire un ingresso di **Enable** E che sceglie il verso:

- $E = 1$: $010 \to 011 \to 101$, cioè $S_0 \to S_1 \to S_2 \to S_0$ (verso diritto, frecce tratteggiate);
- $E = 0$: $101 \to 011 \to 010$, cioè $S_2 \to S_1 \to S_0 \to S_2$ (verso rovescio, frecce continue).



Cambiano gli ingressi dei flip-flop, ma le uscite restano le stesse: l'ingresso E entra solo nella logica di stato futuro, quindi la macchina è ancora di Moore.


$$D_i = f(Q_i, E) \qquad O_i = f(Q_i)$$

E	Q_1	Q_0	$D_1 = Q_1^+$	$D_0 = Q_0^+$
0	0	0	1	0
0	0	1	0	0
0	1	0	0	1
0	1	1	×	×
1	0	0	0	1
1	0	1	1	0
1	1	0	0	0
1	1	1	×	×

Dalla tabella possiamo scrivere le funzioni:

$$D_1 = \overline{E} \cdot \overline{Q_1} \cdot \overline{Q_0} + E \cdot Q_0 \qquad D_0 = E \cdot \overline{Q_1} \cdot \overline{Q_0} + \overline{E} \cdot Q_1$$

Ripetendo la verifica del punto 9: da $Q = 11$ si va in $10 = S_2$ se $E = 1$ e in $01 = S_1$ se $E = 0$; in entrambi i casi la combinazione non usata non è bloccante.



17.3 Esempio: insegna luminosa

(27 aprile 2026)


Un'insegna luminosa ha due lampade, **R** (rossa) e **B** (blu), e un ingresso di abilitazione E. Indicando con A = accesa e S = spenta:

$$R_A B_A \to R_A B_S \to R_S B_A \to R_A B_A \to \cdots \qquad (E = 1)$$
$$B_A \to B_S \to B_A \to \cdots \quad \text{con } R \text{ sempre spenta} \qquad (E = 0)$$

Con $E = 1$ l'insegna percorre tre configurazioni (entrambe accese, solo R, solo B); con $E = 0$ la lampada rossa resta spenta e la blu lampeggia.

17.3.1 Soluzione con Moore

Con $E = 1$ bastano tre stati, ciascuno con la propria uscita: $S_0 = [RB]$, $S_1 = [R]$, $S_2 = [B]$ (diagramma a sinistra). Per il funzionamento con $E = 0$ serve però una configurazione con *entrambe* le lampade spente, che non corrisponde a nessuno dei tre stati. In Moore le uscite dipendono solo dallo stato ($O_i = f(Q_i)$, e non da E), quindi per aggiungere questa configurazione **dobbiamo aggiungere un 4° stato** $S_3 = [-]$ (diagramma a destra).



solo $E = 1$ (3 stati)




diagramma completo (4 stati)

Lettura del diagramma completo:

- con $E = 1$ (tratteggiate) si percorre $S_0 \to S_1 \to S_2 \to S_0$; se ci si trova in S_3 si rientra nel ciclo passando per S_2;
- con $E = 0$ (continue) da qualunque stato si va in S_3 (tutto spento), e poi si alterna $S_3 \to S_2 \to S_3$: la blu lampeggia e la rossa resta spenta.

Codificando $S_0 = 00$, $S_1 = 01$, $S_2 = 10$, $S_3 = 11$ si ottiene la tabella (si usano DFF, quindi $D_i = Q_i^+$):

E	Q_1	Q_0	D_1	D_0	R	B
0	0	0	1	1	1	1
0	0	1	1	1	1	0
0	1	0	1	1	0	1
0	1	1	1	0	0	0
1	0	0	0	1	1	1
1	0	1	1	0	1	0
1	1	0	0	0	0	1
1	1	1	1	0	0	0


Le uscite dipendono solo da Q_1Q_0 e risultano semplicissime, mentre la logica di stato futuro dipende anche da E:

$$R = \overline{Q_1} \qquad B = \overline{Q_0} \qquad D_1 = \overline{E} + Q_0 \qquad D_0 = \overline{Q_1}\,\overline{Q_0} + \overline{E}\,\overline{Q_1} + \overline{E}\,\overline{Q_0}$$

Tutte le 4 combinazioni sono usate, quindi non ci sono stati bloccanti.

17.3.2 Soluzione con Mealy

Con Mealy le uscite possono dipendere anche da E, quindi la configurazione "tutto spento" non richiede uno stato dedicato: bastano **3 stati** ($S_0 = 00$, $S_1 = 01$, $S_2 = 10$) e il valore delle uscite si scrive sulle transizioni, nella forma E/uscita.



Con $E = 1$ il ciclo $S_0 \to S_1 \to S_2 \to S_0$ produce le uscite RB, R, B; con $E = 0$ la macchina alterna $S_0 \to S_1 \to S_0$ producendo $-$, B, $-$, ... (da S_2 si rientra in S_1). L'uscita è quindi legata al *passaggio* fra due stati e non allo stato di per sé. Per questo è asincrona: dipende anche da E, che può cambiare in qualsiasi istante; se il clock si ferma ma E cambia, le uscite cambiano.

Tabella delle transizioni e delle uscite

			stato futuro		uscite	
E	Q_1	Q_0	Q_1^+	Q_0^+	R	B
1	0	0	0	1	1	1
1	0	1	1	0	1	0
1	1	0	0	0	0	1
1	1	1	×	×	×	×
0	0	0	0	1	0	0
0	0	1	0	0	0	1
0	1	0	0	1	0	0
0	1	1	×	×	×	×

Dalla tabella si ricavano direttamente le funzioni di stato futuro e di uscita (usando i don't care):

$$Q_1^+ = E\,Q_0 \qquad Q_0^+ = \overline{Q_0}\,(\overline{E} + \overline{Q_1}) \qquad R = E\,\overline{Q_1} \qquad B = E \oplus Q_0$$

Le uscite contengono E: è proprio ciò che caratterizza la macchina di Mealy.

Implementazione con JKFF in modalità toggle/hold

Per implementare il registro si usano JKFF con gli ingressi **collegati insieme** ($J = K$): in questo modo il flip-flop ha solo due modalità, **toggle** ($J = K = 1$, $Q^+ = \overline{Q}$) oppure **hold** ($J = K = 0$, $Q^+ = Q$), e si comporta come un TFF. L'ingresso JK_i vale quindi $JK_i = Q_i \oplus Q_i^+$:

- quando $Q_i = Q_i^+$ il FF deve fare **hold**: $JK_i = 0$;
- quando $\overline{Q_i} = Q_i^+$ il FF deve fare **toggle**: $JK_i = 1$.

E	Q_1	Q_0	Q_1^+	Q_0^+	JK_1	JK_0
1	0	0	0	1	0	1
1	0	1	1	0	1	1
1	1	0	0	0	1	0
1	1	1	×	×	×	×
0	0	0	0	1	0	1
0	0	1	0	0	0	1
0	1	0	0	1	1	1
0	1	1	×	×	×	×

Mappe di Karnaugh per JK_0 e JK_1

Le righe della mappa sono i valori di E, le colonne i valori di Q_1Q_0 in codice Gray (stessa tecnica di semplificazione della sezione 11.5.3).

JK_0

E \ Q_1Q_0	00	01	11	10
0	1	1	×	1
1	1	1	×	0

$JK_0 = \overline{E} + \overline{Q_1}$

JK_1

E \ Q_1Q_0	00	01	11	10
0	0	0	×	1
1	0	1	×	1

$JK_1 = Q_1 + E\,Q_0$

- JK_0: la riga $E = 0$ è tutta a 1 (con il don't care) e dà $\overline{E}$; le colonne 00 e 01 sono a 1 in entrambe le righe e danno $\overline{Q_1}$.
- JK_1: le colonne 11 e 10 (con i don't care) danno Q_1; la coppia $E = 1$, $Q_1Q_0 \in \{01, 11\}$ dà $E\,Q_0$.

IMPORTANTE

Moore o Mealy per l'insegna?

- **Moore**: 4 stati, uscite molto semplici ($R = \overline{Q_1}$, $B = \overline{Q_0}$) e sincrone; le lampade cambiano solo sul fronte di clock.
- **Mealy**: 3 stati, ma le uscite dipendono da E ($R = E\,\overline{Q_1}$, $B = E \oplus Q_0$): un cambiamento di E si vede subito sulle lampade, anche a clock fermo.

17.4 Esempio: riconoscitore di sequenze

In ingresso arriva una serie di bit I, uno per ogni periodo di clock: vogliamo accendere un LED quando troviamo **due 1 consecutivi** ($I_{i+1}I_i = 11$). Le coppie possono sovrapporsi: in 111 ci sono due coppie.


$$I = 1\,0\,\mathbf{1}\,\mathbf{1}\,0\,1\,0\,\mathbf{1}\,\mathbf{1}\,\mathbf{1}\,0\,0\,0\,1\,\ldots$$

In questa serie le coppie di 1 consecutivi sono tre (3°–4° bit, 8°–9° bit e 9°–10° bit), quindi il LED deve accendersi tre volte.
Per Moore servono tre stati:


- S_0 = non ho ancora trovato il 1° 1: LED spento (S);
- S_1 = ho trovato il 1° 1: LED spento (S);
- S_2 = ho trovato il 2° 1: LED acceso (A).

Con Mealy bastano due stati, perché il LED si può accendere direttamente sulla transizione: S_0 = l'ultimo bit ricevuto è 0, S_1 = l'ultimo bit ricevuto è 1. Nei diagrammi le frecce tratteggiate corrispondono a $I = 1$, quelle continue a $I = 0$; nel diagramma di Mealy le transizioni riportano I/LED.

Moore



Mealy



17.4.1 Implementazione

Moore. Con la codifica $S_0 = 00$, $S_1 = 01$, $S_2 = 11$ (10 non usato) e due DFF:

Q_1	Q_0	I	D_1	D_0	LED
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	0
0	1	1	1	1	0
1	1	0	0	0	1
1	1	1	1	1	1
1	0	×	×	×	×

$$D_0 = I$$
$$D_1 = I\,Q_0$$
$$\text{LED} = Q_1$$

Con questa codifica il riconoscitore è un registro a scorrimento a 2 bit con una porta AND: Q_0 memorizza l'ultimo bit ricevuto e Q_1 vale 1 se gli ultimi due bit erano entrambi 1. Da 10 si va in 00 o in 01: lo stato non usato non è bloccante.

Mealy. Con $S_0 = 0$, $S_1 = 1$ basta **un solo** DFF:

$$D = I \qquad\qquad \text{LED} = I \cdot Q$$

Il flip-flop ricorda l'ultimo bit e la AND confronta il bit memorizzato con quello presente in ingresso.

La tabella seguente mostra l'evoluzione delle due macchine con la serie dell'esempio (per ogni periodo di clock: bit in ingresso, stato presente e LED):

periodo	1	2	3	4	5	6	7	8	9	10	11	12	13	14
I	1	0	1	1	0	1	0	1	1	1	0	0	0	1
stato Moore	S_0	S_1	S_0	S_1	S_2	S_0	S_1	S_0	S_1	S_2	S_2	S_0	S_0	S_0
LED Moore	0	0	0	0	**1**	0	0	0	0	**1**	**1**	0	0	0
stato Mealy	S_0	S_1	S_0	S_1	S_1	S_0	S_1	S_0	S_1	S_1	S_1	S_0	S_0	S_0
LED Mealy	0	0	0	**1**	0	0	0	0	**1**	**1**	0	0	0	0

Entrambe le macchine riconoscono le tre coppie, ma Mealy accende il LED *mentre* il secondo 1 è presente in ingresso, Moore lo accende un periodo di clock dopo, quando lo stato S_2 è stato memorizzato. È la differenza fra uscite asincrone (Mealy) e sincrone (Moore) vista all'inizio del capitolo.

17.5 Esempio: macchina distributrice del caffè


Specifiche della macchina:

- costo del caffè: 0,30 €;
- l'erogazione del caffè avviene se si inseriscono $\geq$ 0,30 €;
- la macchina **non dà resto**;
- la macchina riconosce il peso delle monete e accetta solo monete da 0,10 € e 0,20 € (al più una moneta per periodo di clock).

Gli stati rappresentano il **credito** accumulato. Servono 4 stati, quindi 2 FF:

Stato	Credito	Codifica Q_1Q_0
S_0	0 cent	00
S_1	10 cent	01
S_2	20 cent	10
S_3	$\geq$ 30 cent (eroga il caffè)	11

Nel diagramma di Moore le transizioni riportano la moneta inserita nel periodo di clock (0 = nessuna moneta, 10 o 20 cent); l'uscita *caffè* vale 1 solo nello stato S_3.



Lettura del diagramma:

- se non viene inserita alcuna moneta (0) il credito non cambia e la macchina resta nello stato in cui si trova (tranne S_3);
- ogni moneta fa avanzare il credito; quando il credito raggiunge o supera 30 cent si va in S_3 (da S_2 con 20 cent il credito sarebbe 40 cent, ma la macchina non dà resto);
- in S_3 il caffè viene erogato, dopodiché il credito riparte: senza monete si torna in S_0, mentre se nel frattempo è stata inserita una moneta si riparte da S_1 (10 cent) o da S_2 (20 cent).

Codificando la moneta con due bit M_1M_0 (00 = nessuna, 01 = 10 cent, 10 = 20 cent, 11 = impossibile, don't care) si ottiene la tabella delle transizioni, da cui si ricavano le funzioni D_1, D_0 con le mappe di Karnaugh a 4 variabili:

Stato presente Q_1Q_0	stato futuro $Q_1^+Q_0^+$ $M=00$	$M=01$	$M=10$	uscita caffè
$S_0 = 00$	00	01	10	0
$S_1 = 01$	01	10	11	0
$S_2 = 10$	10	11	11	0
$S_3 = 11$	00	01	10	1

$$\text{caffè} = Q_1\,Q_0$$
$$D_1 = M_1 + Q_1\,\overline{Q_0} + \overline{Q_1}\,Q_0\,M_0$$
$$D_0 = M_0\,Q_1 + M_0\,\overline{Q_0} + \overline{Q_1}\,Q_0\,\overline{M_0} + Q_1\,\overline{Q_0}\,M_1$$

OSSERVAZIONE: La stessa macchina con Mealy

In un diagramma di Mealy le uscite si scrivono solo sulle transizioni e mai dentro gli stati: mescolare le due notazioni crea confusione. Con Mealy l'erogazione si associa alla moneta che completa il credito, quindi lo stato "$\geq$ 30 cent" non serve e bastano **3 stati** (S_0, S_1, S_2). Le transizioni che erogano il caffè riportano nell'uscita C (caffè):

$$S_1 \xrightarrow{20/C} S_0 \qquad S_2 \xrightarrow{10/C} S_0 \qquad S_2 \xrightarrow{20/C} S_0$$

mentre tutte le altre hanno uscita nulla ($S_0 \xrightarrow{10/-} S_1$, $S_0 \xrightarrow{20/-} S_2$, $S_1 \xrightarrow{10/-} S_2$ e i cappi $0/-$).

Riepilogo del Capitolo

IMPORTANTE

Ogni macchina a stati finiti è descritta da stati, ingressi, uscite e dalle funzioni di stato futuro e di uscita; l'architettura **Moore** (uscite sincrone, funzione del solo stato) e quella **Mealy** (uscite asincrone, funzione anche degli ingressi, tipicamente con meno stati) sono le due realizzazioni standard, derivate dal diagramma di stato tramite la tabella di eccitazione.

Nota

Formule fondamentali:

- **Macchina di Moore:** $Q^+ = f(Q, I),\ O = g(Q)$ (uscita associata allo stato).
- **Macchina di Mealy:** $O = f(Q, I)$ (uscita associata alla transizione).
- **Numero minimo di Flip-Flop per N stati:** $n = \lceil \log_2 N \rceil$.
- **Tabella di eccitazione JK come Toggle Flip-Flop:** $JK_i = Q_i \oplus Q_i^+$ (0 = hold, 1 = toggle).
- **Stato bloccante:** combinazione di ingresso non prevista dal ciclo principale, da verificare e gestire esplicitamente in fase di progetto.

Capitolo 18. Elettronica combinatoria complessa

(11 maggio 2026)
Si tratta di circuiti combinatori "di alto livello" che permettono di implementare funzioni logiche in modo compatto e regolare, senza progettare ogni volta una rete di porte su misura: le **memorie ROM**, le **PLA**, i **multiplexer** e i **demultiplexer**. Alla fine del capitolo questi blocchi vengono combinati con i flip-flop per costruire il **registro a scorrimento universale** (USR).

18.1 ROM – Read Only Memory

DEFINIZIONE: ROM


ROM (*Read Only Memory*): circuito con n linee di ingresso (indirizzo) e p linee di uscita. Con n linee di ingresso si hanno 2^n possibili combinazioni, e a ciascuna la ROM associa una parola di p bit. Può essere interpretata in 2 modi:

1. **memoria** da 2^n parole da p bit: l'ingresso è l'*indirizzo*, l'uscita è il *contenuto* della cella indirizzata;
2. **implementazione di p funzioni** delle n variabili in ingresso: ogni colonna di uscita è la tabella di verità di una funzione.



18.1.1 Come è fatta?

Internamente la ROM è costituita da due blocchi in cascata:




- Il **decoder** (piano di AND e NOT) genera tutti i 2^n **mintermini** degli ingressi: per ogni indirizzo è attiva (a 1) una e una sola delle 2^n linee.
- L'**encoder** (piano di OR) trasforma la linea attiva nella parola di p bit. Ogni uscita è l'OR dei mintermini per cui deve valere 1, cioè la funzione scritta in forma canonica SOP.

Per realizzare il piano di OR si usa una **matrice di diodi**: le linee dei mintermini (orizzontali) incrociano le linee di uscita (verticali), ciascuna collegata a massa tramite un resistore di *pull-down*. Gli incroci di per sé non sono collegati; dove l'uscita deve valere 1 si inserisce un diodo fra la riga e la colonna.

Come esempio consideriamo una ROM con $n = 2$ ingressi (a_1a_0) e $p = 3$ uscite ($b_2b_1b_0$), cioè una memoria da 4 parole da 3 bit, con il contenuto seguente:

a_1	a_0	mintermine	b_2	b_1	b_0
0	0	$m_0 = \overline{a_1}\,\overline{a_0}$	1	0	1
0	1	$m_1 = \overline{a_1}\,a_0$	0	1	1
1	0	$m_2 = a_1\,\overline{a_0}$	1	1	0
1	1	$m_3 = a_1\,a_0$	0	0	1

$$b_2 = m_0 + m_2$$
$$b_1 = m_1 + m_2$$
$$b_0 = m_0 + m_1 + m_3$$



Funzionamento della matrice. Quando un mintermine vale 1, la sua riga è a livello alto e, attraverso i diodi presenti su quella riga, porta a 1 le colonne corrispondenti; le colonne senza diodo restano a 0 grazie al pull-down. Se più righe sono collegate alla stessa colonna, basta che una sola sia alta: la colonna realizza l'OR delle righe (*wired-OR*).

OSSERVAZIONE: Perché diodi e non semplici collegamenti o resistenze

Il diodo conduce solo dalla riga verso la colonna. Una colonna portata a 1 da una riga attiva non può quindi "rientrare" in un'altra riga, che è a 0, attraverso un altro diodo (polarizzato inversamente): le linee non si influenzano fra loro. Con un cortocircuito o con delle resistenze, invece, le righe attive e inattive sarebbero collegate fra loro e i livelli logici si mescolerebbero.

Il circuito che implementa la ROM è quindi: **ROM = decoder + encoder**.

18.1.2 Esempio: la tastiera


Una tastiera numerica ha 10 tasti $T_0 \dots T_9$; a ogni tasto si associa il suo **codice BCD** su 4 bit $B_3B_2B_1B_0$. Quando si preme un tasto, la sua linea viene collegata a +5 V; si ottiene così direttamente la "linea singola attiva" e basta il solo encoder (matrice di diodi).

Tasto	B_3	B_2	B_1	B_0
T_0	0	0	0	0
T_1	0	0	0	1
T_2	0	0	1	0
T_3	0	0	1	1
T_4	0	1	0	0

Tasto	B_3	B_2	B_1	B_0
T_5	0	1	0	1
T_6	0	1	1	0
T_7	0	1	1	1
T_8	1	0	0	0
T_9	1	0	0	1

Ogni uscita è l'OR delle righe (tasti) collegate alla sua colonna tramite un diodo:


$$B_0 = T_1 + T_3 + T_5 + T_7 + T_9 \qquad B_1 = T_2 + T_3 + T_6 + T_7 \qquad B_2 = T_4 + T_5 + T_6 + T_7 \qquad B_3 = T_8 + T_9$$



Si osservi che il tasto T_0 produce il codice 0000, identico alla condizione "nessun tasto premuto": nelle tastiere reali si aggiunge quindi un'uscita di *validità* (ad esempio l'OR di tutte le righe) che segnala la pressione di un tasto.

18.1.3 Esempio: la ROM di un semaforo

Una ROM può sostituire tutta la logica combinatoria di una macchina a stati finiti. Nel semaforo gli ingressi della ROM sono lo stato presente Q_1Q_0 (memorizzato in due flip-flop D) e un ingresso di abilitazione E; le uscite sono lo stato futuro D_1D_0, che torna ai flip-flop, e i comandi delle tre lampade V (verde), G (giallo) e R (rosso).



La ROM ha $n = 3$ ingressi (Q_1Q_0E) e $p = 5$ uscite (D_1D_0VGR): si programma scrivendo, per ciascuno degli 8 indirizzi, lo stato futuro e le lampade da accendere. Ad esempio, con $E = 1$ il ciclo normale rosso → verde → giallo → rosso, e con $E = 0$ il giallo lampeggiante:


Q_1	Q_0	E	D_1	D_0	V	G	R	significato
0	0	1	0	1	0	0	1	rosso, poi verde
0	1	1	1	0	1	0	0	verde, poi giallo
1	0	1	0	0	0	1	0	giallo, poi rosso
1	1	1	0	0	0	0	0	spento, poi rosso
0	0	0	1	1	0	0	1	rosso, poi spento
0	1	0	1	1	1	0	0	verde, poi spento
1	0	0	1	1	0	1	0	giallo, poi spento
1	1	0	1	0	0	0	0	spento, poi giallo

Cambiare il comportamento del semaforo significa soltanto riprogrammare il contenuto della ROM, senza modificare il circuito.

18.2 PLA – Programmable Logic Array

Esistono dispositivi simili alla ROM che vengono implementati con la **PLA** (*Programmable Logic Array*); dispositivi programmabili più complessi sono le FPGA. La PLA è composta da due matrici programmabili: un **piano AND**, che genera i prodotti (implicanti) scelti, e un **piano OR**, che li somma per ciascuna uscita.

Prima della programmazione la matrice è **tutta interconnessa** (un fusibile o un diodo su ogni incrocio); al momento della programmazione si **bruciano i diodi che non servono**, lasciando solo le connessioni che realizzano le funzioni desiderate.



Nella figura (a destra, dopo la programmazione) gli incroci segnati con $\times$ sono le connessioni rimaste. Con 4 ingressi A, B, C, D il piano AND genera i 4 implicanti AB, $\overline{A}\,\overline{B}$, $C\overline{D}$, $\overline{C}D$ e il piano OR li combina nelle due funzioni:

$$F_0 = AB + \overline{A}\,\overline{B} = \overline{A \oplus B} \qquad F_1 = C\overline{D} + \overline{C}D = C \oplus D$$

IMPORTANTE

PLA e ROM a confronto. La ROM genera *tutti* i 2^n mintermini e poi sceglie, nel piano OR, quelli che servono: il piano AND è fisso e cresce esponenzialmente con n. La PLA genera *solo* i prodotti necessari e utili: anche il piano AND è programmabile e il numero di righe è pari al numero di implicanti distinti (qui 4, contro i $2^4 = 16$ mintermini che servirebbero a una ROM). Per sfruttarla al meglio le funzioni vanno quindi prima semplificate (ad esempio con le mappe di Karnaugh, sezione 11.5.3).


18.3 Multiplexer e demultiplexer

18.3.1 Multiplexer (MUX)

DEFINIZIONE: MUX

MUX (*multiplexer*): circuito digitale che funziona similmente a un selettore, con 2^n ingressi di dato, n ingressi di indirizzo (linee di controllo) e 1 uscita. L'uscita è uguale all'ingresso di dato il cui numero è scritto sugli indirizzi.

Un multiplexer con 2^n ingressi e m uscite si indica con $2^n : m$ (ingressi : uscite); il MUX con una sola uscita è quindi un MUX $2^n : 1$.



Per $n = 1$ il MUX si realizza con due AND e una OR: $O = a_0\,\overline{S} + a_1\,S$. Se $S = 0$ passa a_0, se $S = 1$ passa a_1. In generale ogni ingresso a_k entra in una AND insieme al mintermine degli indirizzi che vale k, e le AND sono raccolte da una OR: $O = \sum_k a_k\, m_k(S)$.


IMPORTANTE

Ogni funzione a n variabili può essere implementata con un multiplexer $2^{n-1} : 1$. Si usano $n - 1$ variabili come indirizzi; per ogni combinazione degli indirizzi la funzione, vista come funzione della variabile rimasta, può valere solo 0, 1, la variabile stessa oppure la sua negazione, e questo valore si collega al corrispondente ingresso di dato.

Consideriamo $F(a, b, c) = a\bar{b} + abc$ e costruiamo la **tabella di verità funzionale** usando a e b come indirizzi di un MUX 4:1 ($2^{3-1} = 4$ ingressi):

- $ab = 00$ e $ab = 01$: entrambi i termini contengono a, quindi $F = 0$;
- $ab = 10$: il primo termine vale 1, quindi $F = 1$ (qualunque sia c);
- $ab = 11$: resta solo il secondo termine, quindi $F = c$.

a	b	F
0	0	0
0	1	0
1	0	1
1	1	c




Verifica: $F = \overline{a}\,\overline{b}\cdot 0 + \overline{a}\,b\cdot 0 + a\,\overline{b}\cdot 1 + a\,b\cdot c = a\bar{b} + abc$.

18.3.2 Demultiplexer (DEMUX)

DEFINIZIONE: DEMUX

DEMUX (*demultiplexer*): circuito digitale opposto al MUX, con 1 ingresso, n linee di controllo e 2^n uscite. L'ingresso viene inviato sull'uscita il cui numero è scritto sugli indirizzi; tutte le altre uscite valgono 0.

Con la stessa notazione, un demultiplexer si indica con $m : 2^n$ (qui $1 : 2^n$).




Per $n = 1$: $o_0 = I\,\overline{S}$ e $o_1 = I\,S$. MUX e DEMUX si usano in coppia per trasmettere più segnali su un'unica linea: il MUX sceglie quale segnale inviare, il DEMUX all'altra estremità lo smista sull'uscita corretta (gli indirizzi dei due devono essere sincronizzati).

18.4 Universal Shift Register (USR)

DEFINIZIONE: USR

USR (*Universal Shift Register*): dispositivo che permette di inserire i dati in parallelo o in serie e di spostarli a destra e a sinistra. Riunisce in un unico circuito tutte le modalità dei registri a scorrimento (SISO, SIPO, PISO, PIPO).




Ogni cella n è un flip-flop D che, a ogni fronte di clock, può caricare uno di quattro valori: il proprio (hold), quello della cella di sinistra (shift right), quello della cella di destra (shift left) o il dato parallelo I_n. Vediamo come implementare ogni singola unità dell'USR.

18.4.1 La cella elementare

La scelta fra le quattro funzioni si fa con un **MUX 4:1**, i cui 2 indirizzi S_1S_0 sono comuni a tutte le celle:

S_1	S_0	funzione	D_n
0	0	hold	Q_n
0	1	shift right	Q_{n-1}
1	0	shift left	Q_{n+1}
1	1	data in	I_n




L'uscita del MUX passa per una porta AND il cui secondo ingresso è $\overline{\text{CLR}}$: se CLR $= 1$ si ha $D_n = 0$ e al fronte di clock successivo il flip-flop si azzera. Si tratta quindi di un **reset a 0 sincrono**. Si noti anche il collegamento $Q_n \rightarrow$ ingresso 00, che realizza la funzione di hold.

18.4.2 Implementazione a 4 bit

Collegando quattro celle, l'ingresso 01 (shift right) di ogni cella riceve l'uscita della cella a sinistra e l'ingresso 10 (shift left) quella della cella a destra. Le celle alle estremità ricevono invece i due ingressi seriali:


- **RSI** (*Right Serial Input*): entra nella cella Q_0 durante lo shift right; il dato esce da Q_3 (**RSO**, *Right Serial Output*);
- **LSI** (*Left Serial Input*): entra nella cella Q_3 durante lo shift left; il dato esce da Q_0 (**LSO**, *Left Serial Output*).



Con lo stesso circuito si ottengono tutte le modalità: caricamento parallelo ($S_1S_0 = 11$), shift right (01), shift left (10) e hold (00). Ad esempio, per una trasmissione **PISO** si carica il dato con $S_1S_0 = 11$ e poi lo si fa uscire un bit alla volta con lo shift; per una ricezione **SIPO** si fanno entrare i bit dall'ingresso seriale e si leggono le uscite $Q_0 \dots Q_3$.

18.4.3 Applicazione: trasmissione seriale Sender–Receiver

Due USR a 8 bit (ciascuno formato da due integrati a 4 bit in cascata) permettono di trasmettere un byte su un'unica linea. Il trasmettitore (*Sender*) lavora in modalità PISO, il ricevitore (*Receiver*) in modalità SIPO; i due condividono il clock.



Il flusso dell'operazione è:

1. **caricamento nel Sender** dei dati D_i: $S_1S_0 = 11$ sul Sender, un colpo di clock;
2. **trasmissione sulla linea seriale**: Sender e Receiver entrambi in shift ($S_1S_0 = 10$); a ogni colpo di clock un bit esce dall'uscita seriale del Sender ed entra nell'ingresso seriale del Receiver. Dopo 8 colpi di clock l'intero byte è stato trasferito;
3. **lettura sulle uscite del Receiver**: il Receiver viene messo in hold ($S_1S_0 = 00$) e i dati $D_1 \dots D_8$ sono disponibili in parallelo.


Il vantaggio è che servono solo una linea dati (più il clock e la massa) invece di otto.

18.5 Vincoli temporali dell'USR e jitter

Il clock di un USR non può essere arbitrariamente veloce: fra due fronti consecutivi il segnale deve uscire da un flip-flop, attraversare il MUX della cella successiva e arrivare stabile all'ingresso D in tempo per il fronte seguente. La **massima frequenza del clock** corrisponde quindi al **minimo periodo del clock**:

$$\boxed{T_{\text{CLK,min}} = T_{\text{propag}} + T_{\text{lc}} + T_{\text{setup}} + T_{\text{jitter}}} \qquad f_{\text{CLK,max}} = \frac{1}{T_{\text{CLK,min}}}$$

- T_{propag}: ritardo CLK$\rightarrow Q$ nel flip-flop;
- T_{lc}: ritardo nella logica combinatoria (il MUX e la porta AND);
- T_{setup}: tempo per cui D deve restare stabile prima del clock successivo;
- T_{jitter}: margine per l'incertezza sull'istante di arrivo del fronte.



DEFINIZIONE: Jitter del CLK

$\Delta_{\max}$ fra gli istanti di arrivo dei fronti di clock che dovrebbero giungere *contemporaneamente* a tutti i componenti del circuito, ma che in pratica non lo fanno a causa di variazioni fisiche (diversa lunghezza dei percorsi, carichi diversi, rumore, variazioni di temperatura).

Se il fronte arriva alla cella successiva in anticipo rispetto a quello della cella precedente, il tempo disponibile si riduce: per questo il jitter va sommato agli altri ritardi nel calcolo di $T_{\text{CLK,min}}$.

Riepilogo del Capitolo

IMPORTANTE

Blocchi combinatori di alto livello (**ROM, PLA, MUX, DEMUX**) permettono di implementare funzioni logiche complesse senza progettare reti di porte su misura, e si combinano con i Flip-Flop per costruire registri evoluti come l'USR, il cui limite di velocità è fissato dalla somma dei ritardi di propagazione, logica, setup e jitter.

Nota

Formule fondamentali:


- **ROM:** n ingressi $\rightarrow 2^n$ parole di p bit; equivale a un decoder (piano AND, genera i mintermini) seguito da un encoder (piano OR).
- **Multiplexer generico:** $O = \sum_k a_k\, m_k(S)$; teorema del MUX: ogni funzione a n variabili è implementabile con un multiplexer 2^{n-1}:1.
- **Demultiplexer ($n = 1$):** $o_0 = I\overline{S}$, $o_1 = IS$.
- **Cella USR:** MUX 4:1 (hold / shift-right / shift-left / data-in) seguito da un Flip-Flop D con reset sincrono.
- **Vincolo temporale:** $T_{\text{CLK,min}} = T_{\text{propag}} + T_{\text{lc}} + T_{\text{setup}} + T_{\text{jitter}}$, $f_{\text{CLK,max}} = 1/T_{\text{CLK,min}}$.

Capitolo 19. Conversione Digitale–Analogica e Analogica–Digitale

(15 maggio 2026)

19.1 Conversione digitale ↔ analogica

Le grandezze fisiche (temperatura, pressione, suono, ...) sono analogiche, mentre la loro elaborazione avviene quasi sempre in digitale. Un sistema di acquisizione, come l'Analog Discovery 2 (AD2) usato in laboratorio, trasforma quindi la tensione fornita da un sensore in una sequenza di numeri e, se serve, ricostruisce poi un segnale analogico:



Che cosa succede fra il sensore e il segnale ricostruito? La catena è:

sample and hold $\longrightarrow$ **convertitore analogico–digitale (ADC)** $\longrightarrow$
$\longrightarrow$ elaborazione digitale $\longrightarrow$ **convertitore digitale–analogico (DAC)**

Il *sample and hold* preleva il valore della tensione in un istante t_i e lo mantiene costante per tutto il tempo necessario alla conversione; l'ADC lo trasforma in un numero; dopo l'elaborazione il DAC riporta i numeri in tensioni, che vengono raccordate (nel caso più semplice con segmenti di retta).

Definizioni di base, per un convertitore a N bit:

- n = numero intero che dipende dai bit disponibili: $0 \le n \le 2^N - 1$;
- ΔV = **granularità**, cioè il passo minimo distinguibile (la tensione che corrisponde a 1 LSB);
- V_{ref} = tensione di riferimento, cioè il **valore massimo ottenibile** (il fondo scala). Non va confusa con ΔV: i due sono legati da

$$\Delta V = \frac{V_{\text{ref}}}{2^N}$$

DEFINIZIONE: Funzioni di trasferimento

ADC: $n_{\text{out}} = \dfrac{V_{\text{in}}}{\Delta V}$ (arrotondato a un numero intero)

DAC: $V_{\text{out}} = n_{\text{in}} \cdot \Delta V$

19.2 Caratteristiche del DAC


DEFINIZIONE: Precisione

determinata dal numero di bit e dall'intervallo di tensioni: $V_{\text{out}} = n_{\text{in}}\,\Delta V$.


Ad esempio, con $N = 3$ bit e $\Delta V = 1\,\text{V}$: $n_{\text{in}} \in [0,\, 2^3 - 1] = [0, 7] \;\Rightarrow\; V_{\text{out}} \in [0,\, 7]\,\text{V}$, con passi da 1 V. A parità di intervallo, aumentare il numero di bit riduce ΔV e rende l'uscita più fine.

La **velocità di conversione** è molto importante e dipende da vari fattori: il **tempo di assestamento** dell'uscita dopo un cambio del codice, l'**architettura** del convertitore e il **numero di bit** (più bit, in genere, significano una conversione più lenta).


Il comportamento reale di un DAC si discosta da quello ideale per tre principali sorgenti di errore:



(a) errore di guadagno



(b) non linearità




(c) errore di offset

- **(a) Errore di guadagno**: la caratteristica reale è una retta con pendenza diversa da quella ideale; l'errore cresce con il codice ed è massimo a fondo scala.
- **(b) Non linearità**: i gradini non sono tutti uguali, per cui la caratteristica si incurva. La non linearità differenziale (DNL) misura quanto ogni singolo passo differisce da 1 LSB.
- **(c) Errore di offset**: la caratteristica è traslata; per $n_{\text{in}} = 0$ l'uscita non vale 0 e l'errore è lo stesso per tutti i codici.

19.3 DAC a sommatore

L'architettura più semplice di DAC è il **DAC a sommatore pesato**: un amplificatore operazionale in configurazione invertente somma le correnti di più resistenze di ingresso, una per bit. Ogni resistenza è collegata a V_{ref} se il bit vale $a_i = 1$ oppure a massa se $a_i = 0$, tramite uno **switch** comandato dal bit.



Poiché l'ingresso invertente è una massa virtuale, ogni ramo porta una corrente indipendente dagli altri, $I_i = a_i V_{\text{ref}}/R_i$, e tutte le correnti attraversano la resistenza di retroazione R. Per sovrapposizione degli effetti (qui con tutti i bit a 1):

$$V_{\text{out}} = -V_{\text{ref}} \left(\frac{R}{R_0} + \frac{R}{R_1} + \frac{R}{R_2} \right)$$

Scegliendo resistenze pesate $R_i = R/2^i$ si ha $R/R_i = 2^i$ e quindi $V_{\text{out}} = -V_{\text{ref}} \sum_i 2^i$. Considerando gli switch, ogni bit vale $a_i = 0$ (collegamento a massa) oppure $a_i = 1$ (collegamento a V_{ref}):

$$\boxed{V_{\text{out}} = -V_{\text{ref}} \sum_{i=0}^{N-1} a_i \, 2^i}$$

Il bit più significativo ha la resistenza più piccola ($R/2^{N-1}$) e quindi il peso maggiore. Con 3 bit e ingresso 101_2: $V_{\text{out}} = -V_{\text{ref}}(4 + 1) = -5\,V_{\text{ref}}$.

IMPORTANTE


Limite pratico. Supponiamo di avere 10 bit con $R_i = 100\,\text{k}\Omega/2^i$: le resistenze vanno da 100 kΩ (LSB) a circa 98 Ω (MSB).

- Se la tolleranza vale $\sigma_0 = 1\%$ di $R_0 = 100\,\text{k}\Omega$, cioè $\sigma_0 = 1\,\text{k}\Omega$, e l'incertezza assoluta è la stessa per tutte le resistenze, quelle dei bit più pesanti sono addirittura più piccole dell'incertezza ($R_i < \sigma_0$ per $i \geq 7$: $R_7 \approx 781\,\Omega$).
- Anche con una tolleranza relativa dell'1% su ogni resistenza, il bit più significativo pesa $2^9 = 512$ volte l'LSB e il suo errore vale circa 5 LSB, molto più del contributo dei bit meno significativi. Questi bit vengono quindi **persi**: per non perderli servirebbe una tolleranza inferiore a $1/2^N$ (circa 0,1% per 10 bit).
- Resistenze con valori così diversi sono difficili da realizzare con la stessa precisione, soprattutto in un circuito integrato.

Il DAC a sommatore si può quindi usare solo se abbiamo pochi bit, altrimenti non è utile.

19.4 DAC R-2R Ladder

Per avere un DAC più preciso si usa la tecnica **R-2R Ladder** (rete a scala), che genera pesi binari per i bit usando **solo due valori di resistenza**, R e $2R$. È molto più facile ottenere resistenze tutte uguali (e con errori correlati) che resistenze di valori molto diversi.



Perché i pesi sono binari. Guardando verso il basso da un qualsiasi nodo, la parte di scala sottostante ha resistenza equivalente $2R$ (partendo dal fondo: $2R \parallel 2R = R$, in serie a R dà di nuovo $2R$, e così via). A ogni nodo, quindi, il contributo di tensione di un bit viene diviso per 2 salendo di un gradino. Ne segue che il bit a_i ($i = 0$ MSB) contribuisce all'uscita con

$$a_i \longrightarrow V_{\text{out},i} = -\frac{V_{\text{ref}}}{2^{i+1}} \qquad \Rightarrow \qquad \text{i pesi sono } \frac{1}{2},\ \frac{1}{4},\ \frac{1}{8},\ \frac{1}{16},\ \ldots$$

e sommando tutti i contributi:

$$\boxed{V_{\text{out}} = -V_{\text{ref}} \sum_{i=0}^{N-1} \frac{a_i}{2^{i+1}}}$$

L'uscita massima (tutti i bit a 1) vale $-V_{\text{ref}}(1-2^{-N})$, cioè il fondo scala meno un LSB, e il passo è $\Delta V = V_{\text{ref}}/2^N$.

ESERCIZIO: Esempio

Con 4 bit, ingresso $a_0a_1a_2a_3 = 1010$ e $V_{\text{ref}} = 8\,\text{V}$:

$$V_{\text{out}} = -8\left(\frac{1}{2} + \frac{1}{8}\right) = -8 \cdot \frac{5}{8} = -5\,\text{V}$$

In modulo il risultato coincide con $n_{\text{in}}\,\Delta V = 10 \cdot \frac{8}{16} = 5\,\text{V}$.

OSSERVAZIONE: Scelta delle resistenze di terminazione e di retroazione

Negli appunti la terminazione in fondo alla scala è indicata come R e la resistenza di retroazione come $2R$. Risolvendo il circuito (nodo MSB a massa virtuale) con le quattro combinazioni possibili si ottiene, per l'esempio 1010 con $V_{\text{ref}} = 8\,\text{V}$:


terminazione	retroazione	pesi dei bit a_0, a_1, a_2, a_3	$V_{\text{out}}(1010)$
R	$2R$	$1,\ \frac{42}{85},\ \frac{4}{17},\ \frac{8}{85}$	$-9{,}88\,\text{V}$
R	R	$\frac{1}{2},\ \frac{21}{85},\ \frac{2}{17},\ \frac{4}{85}$	$-4{,}94\,\text{V}$
$2R$	$2R$	$1,\ \frac{1}{2},\ \frac{1}{4},\ \frac{1}{8}$	$-10\,\text{V}$
2R	**R**	$\frac{1}{2},\ \frac{1}{4},\ \frac{1}{8},\ \frac{1}{16}$	$\mathbf{-5\,V}$


- Con terminazione R i pesi **non sono più potenze di 2**: la scala vede verso il basso una resistenza diversa da $2R$ e la divisione per 2 a ogni nodo non vale più. La terminazione deve quindi essere $2R$.
- La retroazione fissa solo il guadagno: con $2R$ tutte le uscite raddoppiano. Il risultato degli appunti (5 V, cioè pesi $\frac{1}{2}, \frac{1}{4}, \ldots$) si ottiene solo con retroazione R, uguale alla resistenza equivalente della scala.

Lo schema e le formule di questa sezione usano quindi terminazione $2R$ e retroazione R.

19.5 Caratteristiche dell'ADC


- **Accuratezza**: insieme di tutte le sorgenti di errore; comprende sempre almeno l'errore di quantizzazione.
- **Errore di quantizzazione**: dipende dal tipo di ADC ed è dovuto alla discretizzazione del segnale durante la conversione. Tutte le tensioni che cadono nello stesso gradino producono lo stesso codice, quindi l'informazione all'interno di un gradino è persa. Di solito vale 1 LSB (se il codice è ottenuto per troncamento) oppure ±0,5 LSB (se i gradini sono centrati sui valori ideali).
- **Tempo di conversione** e **principio di funzionamento** sono le altre caratteristiche importanti (i diversi tipi di ADC sono trattati nel capitolo successivo).






Nella figura (ADC ideale a 3 bit con gradini centrati) la caratteristica a gradini approssima la retta ideale tratteggiata; la differenza fra le due è l'errore di quantizzazione, un "dente di sega" compreso fra $-\frac{1}{2}$ e $+\frac{1}{2}$ LSB.


Analogamente al DAC, anche l'ADC presenta tre principali tipi di errore rispetto al comportamento ideale (linea tratteggiata = ADC ideale, linea continua = ADC reale):



(a) errore di guadagno



(b) non linearità integrale (INL)



(c) errore di offset

- **(a) Errore di guadagno**: la pendenza della caratteristica reale è diversa da quella ideale, per cui il codice massimo viene raggiunto a una tensione diversa da V_{ref}.
- **(b) Non linearità integrale (INL)**: massima distanza fra la caratteristica a gradini reale e la retta ideale, lungo tutto l'intervallo di ingresso.
- **(c) Errore di offset**: la caratteristica è traslata, per cui la prima transizione avviene a una tensione diversa da quella ideale.

Riepilogo del Capitolo

IMPORTANTE

La conversione Digitale-Analogica è caratterizzata dalla risoluzione $\Delta V = V_{ref}/2^N$; il DAC a sommatore pesato è concettualmente semplice ma impraticabile con molti bit per i vincoli di tolleranza sulle resistenze, superati dal **DAC R-2R Ladder**, che usa soltanto due valori di resistenza.

Nota


Formule fondamentali:

- **Risoluzione (granularità):** $\Delta V = V_{\text{ref}}/2^N$.
- **DAC a sommatore pesato:** $V_{\text{out}} = -V_{\text{ref}} \sum_{i=0}^{N-1} a_i \, 2^i$, con $R_i = R/2^i$.
- **DAC R-2R Ladder:** $V_{\text{out}} = -V_{\text{ref}} \sum_{i=0}^{N-1} \frac{a_i}{2^{i+1}}$.
- **Errori caratteristici:** di guadagno, di offset e di non linearità differenziale (DNL).

Capitolo 20. Convertitori Analogico-Digitali (ADC)


(15 maggio 2026 – cont.)
Un ADC deve trovare il codice n_{out} tale che $n_{\text{out}}\,\Delta V$ approssimi la tensione di ingresso. Le architetture più comuni si distinguono per *come* cercano questo codice: provando tutti i valori in ordine (ADC a gradinata), con una ricerca binaria (ADC ad approssimazioni successive) oppure confrontando la tensione con tutti i livelli contemporaneamente (Flash ADC). Le prime due architetture contengono al loro interno un DAC, che genera la tensione di confronto.

20.1 ADC a gradinata



Funzionamento.

- All'inizio il segnale **SoC** (*Start of Conversion*) azzera il contatore e il latch: $Y = 0$, $Y_{\text{DAC}} = 0$, EoC $= Q = 0$ e $\overline{Q} = 1$.
- **Contatore**: con $\overline{Q} = 1$ la porta AND lascia passare il clock e il contatore avanza di uno a ogni colpo $(0, 1, 2, \ldots)$. Il DAC converte il conteggio in una tensione che **aumenta a gradini** di ΔV.
- **Comparatore**: finché $X > Y_{\text{DAC}}$ la sua uscita vale 0 ($S = 0$) e il conteggio procede. Appena $Y_{\text{DAC}} \geq X$ il comparatore cambia stato ($S = 1$): il latch si setta (EoC $= Q = 1$) e $\overline{Q} = 0$ blocca il clock e quindi il contatore.
- Il codice Y rimasto nel contatore è il risultato. Poiché il conteggio si ferma al primo gradino che *raggiunge o supera* X, si tratta di un'**approssimazione per eccesso** di X.



Nell'esempio (3 bit, $\Delta V = 1\,\text{V}$, $X = 5{,}5\,\text{V}$) il contatore si ferma a $Y = 6 = 110_2$ dopo 6 colpi di clock.


- La **granularità** dipende da V_{ref} del DAC, cioè dal passo ΔV con cui aumenta la tensione.
- Il tempo di conversione dipende dal valore da convertire. Nel caso peggiore (tensione vicina al fondo scala) questo ADC deve fare 2^n confronti, dove n è il numero di bit del DAC:

  $$T_{\text{conv}} \leq 2^n\, T_{\text{CLK}}$$

  È quindi semplice ma lento: con 12 bit servono fino a 4096 colpi di clock.

20.2 ADC ad approssimazioni successive (SAR)

L'ADC ad approssimazioni successive (*Successive Approximation Register*, SAR) ha la stessa struttura dell'ADC a gradinata (DAC + comparatore), ma al posto del contatore usa un registro che esegue una **ricerca binaria**. Il valore di tensione da misurare, V_a, si confronta con valori successivi, ciascuno a metà dell'intervallo rimasto.




- Si parte dal bit più significativo: il primo codice di prova è 100, cioè metà del fondo scala.
- Ogni decisione richiede un ciclo di clock: se $n_{\text{bit}} = 3$ ci sono 3 cicli.
- **Sì** ($V_a > V_{\text{DAC}}$): l'1 nella posizione i resta e si mette un 1 anche nella posizione successiva $i + 1$ (il bit meno significativo seguente).
- **No** ($V_a < V_{\text{DAC}}$): l'1 si sposta dalla posizione i alla posizione $i + 1$, cioè il bit i torna a 0 e si prova il bit seguente.
- È una ricerca binaria: i confronti sono sempre n, qualunque sia il valore da convertire, quindi

  $$T_{\text{conv}} = n\, T_{\text{CLK}}$$

  (con 12 bit bastano 12 colpi di clock invece di 4096).
- Il risultato è il più grande codice con $V_{\text{DAC}} \leq V_a$, cioè un'**approssimazione per difetto**.

Il funzionamento del circuito reale è analizzato in dettaglio nella sezione 20.6.

20.3 Flash ADC



Un partitore resistivo genera tutte le $2^n - 1$ soglie $V_{S_k} = \frac{k+1}{2^n}V_{\text{ref}}$ (qui $n = 2$: 3 soglie). La tensione V_{in} viene confrontata **contemporaneamente** con tutte le soglie:

- ogni comparatore dà $T_k = 1$ se V_{in} supera la sua soglia (valori "coperti" da V_{in}) e $T_k = 0$ se la soglia è più alta di V_{in};
- le uscite formano quindi un **codice a termometro**: una fila di 1 seguita da una fila di 0; un circuito combinatorio lo converte in binario;
- la conversione richiede un solo confronto, eseguito in parallelo: è l'architettura **più veloce**;
- la precisione e la risoluzione sono però limitate: servono $2^n - 1$ comparatori e 2^n resistenze (con 8 bit, 255 comparatori), con i problemi di tolleranza già visti per il DAC a resistenze pesate. Si usa quindi con pochi bit.

La tabella di verità dell'encoder contiene solo le combinazioni possibili (le altre sono don't care):

T_2	T_1	T_0	b_1	b_0
0	0	0	0	0
0	0	1	0	1
0	1	1	1	0
1	1	1	1	1

Si risolve con i mintermini, sapendo che se $j < i < k$ e $T_i = 1$ allora $T_j = 1$ (e se $T_i = 0$ allora $T_k = 0$):

$$b_0 = T_2 + T_0\,\overline{T_1} \qquad b_1 = T_2 + T_1\,\overline{T_2} = T_1$$

Infatti $b_0 = 1$ per 001 (unico caso con $T_0 = 1$ e $T_1 = 0$) e per 111 (unico caso con $T_2 = 1$); $b_1 = 1$ per 011 e 111, cioè esattamente quando $T_1 = 1$.

20.4 Osservazioni generali

- L'errore di quantizzazione, con i gradini centrati sui valori ideali, è al più

$$\varepsilon_q = 0{,}5\,\frac{V_{\text{ref}}}{2^n} = \frac{\Delta V}{2}$$

- Riassunto delle tre architetture (n bit):

ADC	confronti	T_{conv}	caratteristiche
a gradinata	fino a 2^n	$\leq 2^n\,T_{\text{CLK}}$	semplice, lento, tempo variabile
SAR	n	$n\,T_{\text{CLK}}$	buon compromesso, molto diffuso
Flash	1 (in parallelo)	un solo confronto	velocissimo, $2^n - 1$ comparatori

20.5 ADC dell'AD2


- L'ADC dell'Analog Discovery 2 ha 14 bit, quindi $2^{14} = 16384$ possibili valori.
- L'intervallo misurato è pari a 10 divisioni dello schermo. Se scelgo la scala 0.5 V/div, l'intervallo in cui misuro è $(0,\ 0{,}5 \cdot 10)\,\mathrm{V} = (0,\ 5)\,\mathrm{V}$ e la quantizzazione è

$$\Delta V = \frac{5\,\mathrm{V}}{2^{14}} \approx 0.3\,\mathrm{mV}$$

  Scegliendo una scala più piccola si riduce ΔV: conviene sempre adattare la scala all'ampiezza del segnale.

20.6 ADC SAR a 3 bit: analisi del circuito

Vediamo in dettaglio come funziona la conversione nel circuito SAR a 3 bit visto a lezione. Il circuito è composto dai seguenti blocchi:



- **Ring Counter** (contatore ad anello, capitolo 16) di 5 flip-flop $S_0, \ldots, S_4$: un solo 1 si sposta di uno stadio a ogni colpo di clock. Lo stadio attivo indica quale bit si sta testando (MSB → LSB) e quando la conversione è terminata.
- **Registro dei bit di prova**: 3 flip-flop Q_2, Q_1, Q_0 (MSB → LSB) che contengono, istante per istante, il codice binario di tentativo.
- **DAC**: converte il codice $Q_2Q_1Q_0$ nella tensione di confronto V_{DAC}.
- **Comparatore**: confronta la tensione incognita V_a con V_{DAC}.
- **Logica combinatoria (porte AND/OR)**: in base all'uscita del comparatore e allo stadio attivo del Ring Counter, pone a 1 il bit da provare e poi decide se mantenerlo a 1 o riportarlo a 0.
- **Porte di uscita** G_A, G_B, G_C: al termine della conversione copiano il risultato sulle uscite D_A, D_B, D_C.

Il Ring Counter e il registro dei bit di prova lavorano *in parallelo*: mentre il Ring Counter "punta" al bit da testare, il registro contiene il codice di prova corrente, che viene aggiornato bit dopo bit.

Nell'esempio il DAC ha $\Delta V = 1\,\mathrm{V}$ sull'intervallo $[0,7]\,\mathrm{V}$ (3 bit, 8 livelli) e la tensione da convertire è $V_a = 5{,}5\,\mathrm{V}$.

Fase 1 – Inizializzazione (prima del primo fronte di clock)

1. Si invia il segnale di `CLEAR` (attivo basso) ai flip-flop del registro dati Q_2, Q_1, Q_0: tutte le uscite vanno a 0.
2. Contemporaneamente, tramite gli ingressi asincroni, si carica il Ring Counter con $S_0 = 1$ e $S_1 = \cdots = S_4 = 0$.
3. Il registro dati è tutto a 0, quindi all'ingresso del DAC c'è 000 e $V_{\mathrm{DAC}} = 0\,\mathrm{V}$.

$$(S_4S_3S_2S_1S_0) = (0\,0\,0\,0\,1), \qquad (Q_2Q_1Q_0) = (0\,0\,0), \qquad V_{\mathrm{DAC}} = 0\ \mathrm{V}$$

Fase 2 – Subito dopo il primo fronte di clock: si prova Q_2

- Il Ring Counter avanza: $S_0 \to 0$, $S_1 \to 1$. L'impulso su S_1 abilita la scrittura del bit più significativo.
- La logica pone *a priori* $Q_2 = 1$: il codice di prova è $Q_2Q_1Q_0 = 100$ e il DAC produce $V_{\text{DAC}} = V(n{=}4) = 4\,\text{V}$, cioè metà del fondo scala.

Fase 3 – Confronto sul bit Q_2

Il comparatore verifica se $V_a > V_{\text{DAC}}$, cioè se V_a supera la metà del fondo scala:

$$V_a = 5{,}5\ \text{V} > V_{\text{DAC}} = 4\ \text{V} \quad \Longrightarrow \quad \text{Sì}$$

Il risultato viene applicato al fronte di clock *successivo*: Q_2 resterà a 1, perché la tensione reale è maggiore di quella generata dal DAC con quel bit a 1.

Fase 4 – Subito dopo il secondo fronte di clock: si prova Q_1

- Il Ring Counter avanza: $S_1 \to 0$, $S_2 \to 1$ (abilitata la scrittura di Q_1).
- Il risultato "Sì" della fase 3 conferma definitivamente $Q_2 = 1$.
- Si prova il bit successivo ponendo $Q_1 = 1$: il codice diventa 110 e $V_{\text{DAC}} = 4 + 2 = 6\,\text{V}$.

Fase 5 – Confronto sul bit Q_1

$$V_a = 5{,}5\ \text{V} < V_{\text{DAC}} = 6\ \text{V} \quad \Longrightarrow \quad \text{No}$$

Il DAC ha superato V_a, quindi Q_1 non può valere 1 nel codice finale: verrà riportato a 0 al fronte successivo. La fase di confronto è concettualmente distinta dalla fase di scrittura, anche se avvengono nello stesso periodo di clock.

Fase 6 – Subito dopo il terzo fronte di clock: si prova Q_0

- Il Ring Counter avanza: $S_2 \to 0$, $S_3 \to 1$ (abilitata la scrittura di Q_0).
- Per il risultato "No" della fase 5, Q_1 viene **resettato a 0**.
- Si prova l'ultimo bit ponendo $Q_0 = 1$: il codice diventa 101 e $V_{\text{DAC}} = 4 + 0 + 1 = 5\,\text{V}$.

Fase 7 – Confronto sul bit Q_0 (LSB)

$$V_a = 5{,}5\ \text{V} > V_{\text{DAC}} = 5\ \text{V} \quad \Longrightarrow \quad \text{Sì}$$

Q_0 resta a 1. Tutti e tre i bit sono stati decisi: $Q_2Q_1Q_0 = 101 = 5$ e $V_{\text{DAC}} = 5\,\text{V}$.

Fase 8 – Subito dopo il quarto fronte di clock: fine conversione

Il Ring Counter avanza all'ultimo stadio ($S_3 \to 0$, $S_4 \to 1$). Questo impulso non serve a testare un bit ma segnala la **fine della conversione**:

- vengono attivate le porte G_A, G_B, G_C, che trasferiscono il contenuto del registro, 101, sulle uscite $D_AD_BD_C$;
- il risultato $101_2 = 5$ è un **arrotondamento per difetto** di $V_a = 5{,}5\,\text{V}$: l'errore di quantizzazione vale $5{,}5 - 5 = 0{,}5\,\text{V}$.

Il valore $N_{\text{ADC}} = 101$ resta costante in uscita finché non verrà trasferito il valore della conversione successiva.


Fase 9 – Nuova conversione

Arriva un nuovo valore da convertire, ad esempio $V_a = 3{,}5\,\text{V}$. Al quinto fronte di clock:

- il Ring Counter torna allo stato iniziale ($S_4 \to 0$, $S_0 \to 1$) e ai flip-flop del registro dati viene inviato di nuovo il `CLEAR`;
- il ciclo ricomincia: si prova di nuovo Q_2, con codice 100 e $V_{\text{DAC}} = 4\,\text{V}$;
- le uscite $D_AD_BD_C$ mantengono il risultato precedente (101) fino alla fine della nuova conversione. Per questo il registro di uscita è separato dal registro di lavoro.

Riepilogo

Fronte	Stadio attivo	Bit testato	Codice $Q_2Q_1Q_0$	V_{DAC}	Esito del confronto
–	S_0	(inizializzazione)	000	0 V	–
1	S_1	Q_2	100	4 V	5,5 > 4: mantieni
2	S_2	Q_1	110	6 V	5,5 < 6: azzera
3	S_3	Q_0	101	5 V	5,5 > 5: mantieni
4	S_4	–	101	5 V	fine conversione, uscite aggiornate



La tensione del DAC oscilla attorno a V_a con ampiezza dimezzata a ogni passo e converge al risultato in esattamente 3 colpi di clock (più quello di fine conversione).

Algoritmo generale (n bit)

Per ogni bit, dal MSB al LSB:

1. il Ring Counter abilita la scrittura del bit corrente;
2. la logica pone a 1 (in via di prova) il bit corrente, lasciando invariati i bit già decisi;
3. il DAC converte il nuovo codice di prova in V_{DAC};
4. il comparatore confronta V_a con V_{DAC};
5. al fronte di clock successivo: se $V_a > V_{\text{DAC}}$ il bit resta a 1, se $V_a < V_{\text{DAC}}$ il bit viene riportato a 0.

Servono quindi n colpi di clock per determinare i bit, più gli stadi di inizio e di fine: per questo il Ring Counter dell'esempio ha $n+2 = 5$ stadi (S_0 di start, S_1–S_3 per i tre bit, S_4 di fine conversione e trasferimento del risultato).

ESERCIZIO: Verifica con V_a

Completare la conversione iniziata nella fase 9.

Soluzione. 100: 3,5 < 4, No ⇒ $Q_2 = 0$. Poi 010: 3,5 > 2, Sì ⇒ $Q_1 = 1$. Poi 011: 3,5 > 3, Sì ⇒ $Q_0 = 1$. Risultato $D_A D_B D_C = 011 = 3$, di nuovo per difetto con errore 0,5 V.

Riepilogo del Capitolo

IMPORTANTE

Le architetture ADC (a gradinata, SAR, Flash) differiscono nel modo in cui cercano il codice digitale che approssima V_{in}, con un compromesso fra velocità e complessità circuitale; il **SAR** (ricerca binaria tramite contatore ad anello e registro di prova) è l'architettura più diffusa nella pratica.

Nota

Formule fondamentali:

- **ADC a gradinata:** $T_{\text{conv}} \leq 2^n T_{CLK}$ (ricerca sequenziale, approssimazione per eccesso).
- **ADC SAR:** $T_{\text{conv}} = n\,T_{CLK}$ (ricerca binaria, approssimazione per difetto).
- **Flash ADC:** $2^n - 1$ comparatori con soglie $V_{S_k} = \dfrac{k+1}{2^n} V_{\text{ref}}$; un solo confronto, ma massima complessità.
- **Errore di quantizzazione:** $\varepsilon_q = 0{,}5\,\dfrac{V_{\text{ref}}}{2^n} = \dfrac{\Delta V}{2}$.

Bibliografia

[1] A. S. Sedra, K. C. Smith, *Microelectronic Circuits*, 7ª ed., Oxford University Press, New York, 2015.

[2] P. Horowitz, W. Hill, *The Art of Electronics*, 3ª ed., Cambridge University Press, Cambridge, 2015.

[3] J. Millman, C. C. Halkias, *Integrated Electronics: Analog and Digital Circuits and Systems*, McGraw-Hill, New York, 1972.